Water Level Control by Fuzzy Logic and Neural Networks
标签： Networks Control Neural Water
上传时间： 2017-09-01
上传用户：baitouyu
fifo pointers in verilog gray code utilization for synchronius
标签： utilization synchronius pointers verilog
上传时间： 2014-11-24
上传用户：silenthink
Visual Basic Low Level Disk Acces
上传时间： 2013-12-23
上传用户：王楚楚
遗传算法程序说明: fga.m 为遗传算法的主程序 采用二进制Gray编码,采用基于轮盘赌法的非线性排名选择, 均匀交叉,变异操作,而且还引入了倒位操作!
上传时间： 2017-09-16
上传用户：trepb001
Max232 Serial to RS232 Level Converter
标签： 232 Converter Serial Level
上传时间： 2017-09-20
上传用户：x4587
Introduction to the DirectX® 9 High Level Shading Language
标签： Introduction Language DirectX Shading
上传时间： 2017-09-24
上传用户：ukuk
PXA270 design guide low level primitives
标签： primitives design guide level
上传时间： 2014-06-30
上传用户：yxgi5
Three-Level Buck CFLY Balance and Control Methodology.
标签： CFLY
上传时间： 2022-01-16
上传用户：
RISC-V 指令集手册 卷 1：用户级指令集体系结构（User-Level ISA）
标签： RISC-V 指令集
上传时间： 2022-06-18
上传用户：XuVshu
JPEG2000是由ISO/ITU-T组织下的IEC JTC1/SC29/WG1小组制定的下一代静止图像压缩标准.与JPEG(Joint Photographic Experts Group)相比,JPEG2000能够提供更好的数据压缩比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多种特性使得它具有广泛的应用前景.但是,JPEG2000是一个复杂编码系统,目前为止的软件实现方案的执行时间和所需的存储量较大,若想将JPEG2000应用于实际中,有着较大的困难,而用硬件电路实现JPEG2000或者其中的某些模块,必然能够减少JPEG200的执行时间,因而具有重要的意义.本文首先简单介绍了JPEG2000这一新的静止图像压缩标准,然后对算术编码的原理及实现算法进行了深入的研究,并重点探讨了JPEG2000中算术编码的硬件实现问题,给出了一种硬件最优化的算术编码实现方案.最后使用硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器传输级(Register Transfer Level,RTL描述了该硬件最优化的算术编码实现方案,并以Altera 20K200E FPGA为基础,在Active-HDL环境中进行了功能仿真,在Quartus Ⅱ集成开发环境下完成了综合以及后仿真,综合得到的最高工作时钟频率达45.81MHz.在相同的输入条件下,输出结果表明,本文设计的硬件算术编码器与实现JPEG2000的软件:Jasper[2]中的算术编码模块相比,处理时间缩短了30﹪左右.因而本文的研究对于JPEG2000应用于数字监控系统等实际应用有着重要的意义.
上传时间： 2013-05-16
上传用户：671145514
