iec61162标准iec61162-1{ed4.0}en_digital interface
上传时间： 2021-11-22
上传用户：jiabin
CH340C+RT9013+MINI USB接口板 AD设计硬件原理图+PCB文件,ALTIUM设计的2层板设计，包括完整的原理图和PCB文件，主要器件如下：Library Component Count : 12Name Description----------------------------------------------------------------------------------------------------CAP CapacitorCC2640EM CC2630 ModuleCH340 CH340 USB 2 UARTCON11 Connector 11pinsCON12 Connector 12pinsCON3X2 Connector 5*2LED LEDRES ResistorRT9013 RT9013 3.3VSWITCH switch 6*6USB1 USB ConnectorsXDS110-Lte XDS110-Lite Target Interface
上传时间： 2021-11-24
上传用户：canderile
该函数库是一个固件函数包，它由程序、数据结构和宏组成，包括了微控制器所有外设的性能特征。该函数库还包括每一个外设的驱动描述和应用实例。通过使用本固件函数库，无需深入掌握细节，用户也可以轻松应用每一个外设。因此，使用本固态函数库可以大大减少用户的程序编写时间，进而降低开发成本。 每个外设驱动都由一组函数组成，这组函数覆盖了该外设所有功能。每个器件的开发都由一个通用 API(application programming interface 应用编程界面)驱动，API 对该驱动程序的结构，函数和参数名称都进行了标准化。 所有的驱动源代码都符合“Strict ANSI-C”标准（项目于范例文件符合扩充 ANSI-C 标准）。我们已经把驱动源代码文档化，他们同时兼容 MISRA-C 2004 标准（根据需要，我们可以提供兼容矩阵）。由于整个固态函数库按照“Strict ANSI-C”标准编写，它不受不同开发环境的影响。仅对话启动文件取决于开发环境。
上传时间： 2021-12-09
上传用户：
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps/1psmodule top(input clk,input rst_n,output[1:0] led,output sdram_clk, //sdram clockoutput sdram_cke, //sdram clock enableoutput sdram_cs_n, //sdram chip selectoutput sdram_we_n, //sdram write enableoutput sdram_cas_n, //sdram column address strobeoutput sdram_ras_n, //sdram row address strobeoutput[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank addressoutput[12:0] sdram_addr, //sdram addressinout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24 ; //external memory user interface address widthparameter BUSRT_BITS = 10 ; //external memory user interface burst widthparameter BURST_SIZE = 128 ; //burst sizewire wr_burst_data_req; // from external memory controller,write data request ,before data 1 clockwire wr_burst_finish; // from external memory controller,burst write finish
标签： fpga sdram verilog quartus
上传时间： 2021-12-18
上传用户：
STM32F030C8T6 单片机+DM9051以太网RJ45模块ALTIUM设计硬件原理图+PCB+封装库文件，采用4层板设计，板子大小为5046x28mm，双面布局布线，包括完整的原理图和PCB文件，可以用Altium Designer(AD)软件打开或修改，可作为你产品设计的参考。DM9051NP SPI接口网卡芯片是为了方便MCU单片机系统进行以太网通信而开发出的解决方案。DM9051NP芯片是带有行业标准串列外设接口（Serial Peripheral Interface，SPI）的独立以太网控制器。DM9051NP符合IEEE 802.3 规范，它还支持以DMA 模式来传输，以实现资料传送快速。DM9051NP通过1个中断引脚和SPI接口来进行与主控制器/MCU单片机的通信，资料传输规格为10/100 M。
上传时间： 2022-01-21
上传用户：
Single chip TFT-LCD Controller/Driver with On-chip Frame Memory (FM) Display Resolution: 240*RGB (H) *320(V) Frame Memory Size: 240 x 320 x 18-bit = 1,382,400 bits LCD Driver Output Circuits- Source Outputs: 240 RGB Channels- Gate Outputs: 320 Channels- Common Electrode Output Display Colors (Color Mode)- Full Color: 262K, RGB=(666) max., Idle Mode Off- Color Reduce: 8-color, RGB=(111), Idle Mode On Programmable Pixel Color Format (Color Depth) for Various Display Data input Format- 12-bit/pixel: RGB=(444)- 16-bit/pixel: RGB=(565)- 18-bit/pixel: RGB=(666) MCU Interface- Parallel 8080-series MCU Interface (8-bit, 9-bit, 16-bit & 18-bit)- 6/16/18 RGB Interface(VSYNC, HSYNC, DOTCLK, ENABLE, DB[17:0])- Serial Peripheral Interface(SPI Interface)- VSYNC Interface
上传时间： 2022-03-04
上传用户：
5G通信技术白皮书技术资料合集摘 要 5G 致力于应对 2020 后多样化差异化业务的巨大挑战，满足超高速率、超低时延、高速移动、高能效 和超高流量与连接数密度等多维能力指标。FuTURE 论坛 5G 特别兴趣组（SIG）围绕着“柔性、绿色、极 速”的 5G 愿景，以“5+2”技术理念，重新思考 5G 网络的设计原则： 1) 香农理论再思考（Rethink Shannon）：为无线通信系统开启绿色之旅 2) 蜂窝再思考（Rethink Ring & Young）：蜂窝不再（no more cell） 3) 信令控制再思考（Rethink signaling & control）：让网络更智能 4) 天线再思考（Rethink antennas）：通过 SmarTIle 让基站隐形 5) 频谱空口再思考（Rethink spectrum & air interface）：
标签： 5G通信
上传时间： 2022-03-06
上传用户：
CH341系列编程器芯片usb转串口Altium Designer AD原理图库元件库CSV text has been written to file : 1.9 - CH341系列编程器芯片.csvLibrary Component Count : 56Name Description----------------------------------------------------------------------------------------------------CH311Q PC debug port monitorCH331T Mini USB Disk ControllerCH340G CH340H USB to TTL Serial / UART, USB to IrDACH340T USB to TTL Serial / UART, USB to IrDACH340R USB to IrDA, USB to RS232 SerialCH340S_P USB to Print Port / ParallelCH340S_S USB to TTL Serial / UART, pin compatible with CH341CH341A_S USB to TTL Serial / UART / I2C/IICCH341S_P USB to Print Port / ParallelCH341A_P USB to Print Port / ParallelCH341S_S USB to TTL Serial / UARTCH341S_X USB to EPP Parallel / SPI / I2C/IICCH341A_X USB to EPP Parallel / SPI / I2C/IICCH341T USB to TTL Serial / UART / I2C/IICCH345T USB to MidiCH352L_M PCI to 8255 mode 2 Parallel for MCU and 16C550 UART / IrDACH352L_P PCI to Print Port / Parallel and 16C550 UART / IrDACH352L_S PCI to Dual 16C550 UART, TTL Serial*2 / IrDA*1CH362L PCI Device / Slave only for RAM / Expansion ROMCH364F Member of CH364 chipsetsCH364P PCI Device / Slave Embedded Flash ROM, for Expansion ROMCH365P PCI Device / Slave, for I/O port or RAM / ROMCH372T USB Device / Slave for MCU, ParallelCH372A USB Device / Slave for MCU, ParallelCH372V USB Device / Slave for MCU, ParallelCH374S USB Host & Device / Slave for MCU, parallel / SPICH374T USB Host & Device / Slave for MCU, parallel / SPICH375S USB Host & Device / Slave for MCU, parallel / UART SerialCH375A USB Host & Device / Slave for MCU, parallel / UART SerialCH375V USB Host & Device / Slave for MCU, parallel / UART SerialCH411G FDC MFM encode and decodeCH421A Dual port bufferCH421S Dual port bufferCH423D I2C/IIC I/O expander, 16 GPO + 8 GPIO, 128 LEDs DriveCH423S I2C/IIC I/O expander, 16 GPO + 8 GPIO, 128 LEDs DriveCH423D_D I2C/IIC I/O expander, 16 GPO + 8 GPIO, 128 LEDs DriveCH423S_D I2C/IIC I/O expander, 16 GPO + 8 GPIO, 128 LEDs DriveCH423G I2C/IIC I/O expander, 6 GPO + 5 GPIOCH432Q Dual 16C550 UART with IrDA, parallel / SPICH432T SPI Dual 16C550 UART with IrDACH450K 6 Digits / 48 LEDs Drive & 8x6 Keyboard, I2C/IICCH450H 6 Digits / 48 LEDs Drive & 8x6 Keyboard, I2C/IICCH450L 8 Digits / 64 LEDs Drive & 8x8 Keyboard, I2C/IICCH451L 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire Interface, SPICH451S 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire Interface, SPICH451D 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire Interface, SPICH452L_2 8 Digits / 64 LEDs Drive & 8x8 Keyboard, I2C/IICCH452L_4 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire Interface, SPICH452S_2 8 Digits / 64 LEDs Drive & 8x8 Keyboard, I2C/IICCH452S_4 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire Interface, SPICH453S 16 Digits / 128 LEDs Drive, I2C/IICCH453D 16 Digits / 128 LEDs Drive, I2C/IICPCI 32Bit PCI Bus, simple / short cardPCI32 32Bit PCI BusUSB USB Port
标签： ch341 编程芯片 usb 串口 altium designer
上传时间： 2022-03-13
上传用户：
如今，随着人们对安全、节能环保、舒适等性能的持续追求，催生了汽车工业快速发展，尤其是汽车电子及总线技术的快速发展。目前汽车电子化已成为汽车工业发展的趋势，但是其快速的发展也面临着挑战。为了解决应用程序重复开发、移植困难等传统汽车电子嵌入式软件开发模式下所产生的问題，AUTOSAR组织应运而生，其为汽车电子产品的开发提供一种标准的、开放的软件架构体系提升了软件的质量，降低软件的开发成本，缩短软件的开发周期，它是未来汽车电子嵌入式软件的发展趋势。本文通过调查目前国际上的各种成熟的 AUTOSAR实现方案，以及通过掌握汽车行业应用较为广泛的几类总线协议标准，完成一种基于 AUTOSAR的汽车电子通信协议栈软件的设计与实现方法，更探索性地将该通信系统基础软件集成在车身控制器上，之后搭建通信功能的仿真集成测试环境以对其进行验证，目的是将其最终用于量产车型项H上。本文的工作内容和成果总结有以下儿点1、分析和掌握 AUTOSAR架构及标准，在此基础上设计了符合 AUTOSAR通信协议软件模块的架构和层次。该通信协议软件模块基于CAN总线协议，实现各个COM、PDU Router、CAN NM几个模块的接口和内部实现机制，具有良好的移植性与可扩展性2、具体设计并实现了符合 AUTOSAR通信协议栈的基础软件模块，其中包含的基础软件模块有COM、PDU Router，CAN Interface、CAN Driver以及 CAN NM具备了信号发送和接收、信号路由、信号过滤、PDU网关路由、网络管理控制等功能，具有较高的稳定性、可扩展性和可维护性3、把该通信系统的实现与在汽车电子中的实际应用结合起来，在使用 Freescale的MC9s12XEP100微控制器的车身控制器上搭建集成测试环境，并且具体设计了测试方案及测试用例，完成了该通信系统信号收发、路由及网络管理控制等功能的集成测试验证工作。
上传时间： 2022-03-19
上传用户：shjgzh
首先下载软件，解压软件，安装在程序中找到SEGGER,选里面的J-FLASH，进入界面，刚开始的那个界面可以忽略，不用建project也可以；单击菜单栏的“Options---Project settings”打开设置，进行jlink配置;正在General选项，选择“USB”，一般都是默认配置，确认一下即可;然后在CPU选项，选择芯片型号，先选择“Device”才能选择芯片型号，芯片型号，要根据你使用的芯片进行选择;在Target interface选项 里面选择SWD模式;首先Target里面选“Connection”连接目标芯片，然后 Target--Auto进行程序烧写;首先Target里面选择“Connection”连接目标芯片，然后 Target--Auto进行程序烧写.SEGGER J-Links are the most widely used line of debug probes available today. They've proven their value for more than 10 years in embedded development. This popularity stems from the unparalleled performance, extensive feature set, large number of supported CPUs, and compatibility with all popular development environments.
标签： JLINK
上传时间： 2022-03-22
上传用户：
