fpga-<b>JPeg</b>-verilog

基于FPGA的JPEG图像压缩芯片设计

基于FPGA的JPEG图像压缩芯片设计

标签： FPGA JPEG 图像压缩芯片设计

上传时间： 2016-09-05

上传用户：cmc_68289287
a XOR b> a,然后a XOR b< b,and both a and b are dependent data

a XOR b> a,然后a XOR b< b,and both a and b are dependent data

标签： XOR and dependent both

上传时间： 2014-01-27

上传用户：yxgi5
fpga开发pci的verilog

fpga开发pci的verilog，不可多得的源代码。

标签： verilog fpga pci

上传时间： 2013-12-22

上传用户：huannan88
樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不

樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不重複 (3) 每個節點內的指標個數為元素個數加一 (4) 第 i 個指標所指向的子節點內的所有元素值皆小於父節點的第 i 個元素 (5) B 樹內的所有末端節點深度一樣

标签： MIN 元素 tree

上传时间： 2017-05-14

上传用户：日光微澜
FPGA开发板配套Verilog代码。芯片为Mars EP1C6F。一些接口通信的源码。包括7段数码管、I2C通讯等。

FPGA开发板配套Verilog代码。芯片为Mars EP1C6F。一些接口通信的源码。包括7段数码管、I2C通讯等。

标签： Verilog EP1C6F FPGA Mars

上传时间： 2013-12-25

上传用户：lgnf
FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。

FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。

标签： Verilog EP1C6F FPGA Mars

上传时间： 2014-11-10

上传用户：15736969615
欧几里德算法：辗转求余　　原理: gcd(a,b)=gcd(b,a mod b)　　当b为0时,两数的最大公约数即为a　　getchar()会接受前一个scanf的回车符

欧几里德算法：辗转求余　　原理: gcd(a,b)=gcd(b,a mod b)　　当b为0时,两数的最大公约数即为a　　getchar()会接受前一个scanf的回车符

标签： gcd getchar scanf mod

上传时间： 2014-01-10

上传用户：2467478207
FPGA下PWM的Verilog 源码

FPGA下PWM的Verilog 源码，含目标程序，可直接下载使用，可用在电机控制中

标签： Verilog FPGA PWM 源码

上传时间： 2013-12-13

上传用户：cx111111
code for fpga is written in verilog,cardinality is a thing which is very important

code for fpga is written in verilog,cardinality is a thing which is very important

标签： cardinality important is written

上传时间： 2013-12-20

上传用户：moerwang
数据结构课程设计数据结构B+树 B+ tree Library

数据结构课程设计数据结构B+树 B+ tree Library

标签： Library tree 数据结构树

上传时间： 2013-12-31

上传用户：semi1981