虫虫首页|资源下载|资源专辑|精品软件
登录|注册

图像压缩

  • 数据图像压缩编码

    数据图像压缩编码

    标签: 数据 图像压缩 编码

    上传时间: 2013-05-24

    上传用户:eeworm

  • 数据图像压缩编码

    数据图像压缩编码

    标签: 数据 图像压缩 编码

    上传时间: 2013-06-04

    上传用户:eeworm

  • 数据图像压缩编码-380页-5.5M.pdf

    专辑类-数字处理及显示技术专辑-106册-9138M 数据图像压缩编码-380页-5.5M.pdf

    标签: 380 5.5 数据

    上传时间: 2013-06-26

    上传用户:chuandalong

  • 基于FPGA的图像压缩系统的设计与实现.rar

    随着信息技术和计算机技术的飞速发展,数字信号处理已经逐渐发展成一门关键的技术科学。图像处理作为一种重要的现代技术,己经在通信、航空航天、遥感遥测、生物医学、军事、信息安全等领域得到广泛的应用。图像处理特别是高分辨率图像实时处理的实现技术对相关领域的发展具有深远意义。另外,现场可编程门阵列FPGA和高效率硬件描述语言Verilog HDL的结合,大大变革了电子系统的设计方法,加速了系统的设计进程,为图像压缩系统的实现提供了硬件支持和软件保障。 本文主要包括以下几个方面的内容: (1)结合某工程的具体需求,设计了一种基于FPGA的图像压缩系统,核心硬件选用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片,存储器件选用MICRON公司的MT48LC4M16A2SDRAM,图像压缩的核心算法选用近无损压缩算法JPEG-LS。 (2)用Verilog硬件描述语言实现了JPEG-LS标准中的基本算法,为课题组成员进行算法改进提供了有力支持。 (3)用Verilog硬件描述语言设计并实现了SDRAM控制器模块,使核心压缩模块能够方便灵活地访问片外存储器。 (4)构建了图像压缩系统的测试平台,对实现的SDRAM控制器模块和JPEG-LS基本算法模块进行了软件仿真测试和硬件测试,验证了其功能的正确性。

    标签: FPGA 图像压缩系统

    上传时间: 2013-04-24

    上传用户:a3318966

  • CCSDS图像压缩和AES加密算法研究及其FPGA实现

    遥感图像是深空探测和近地观测所得数据的重要载体,在军事和社会经济生活领域发挥着重要作用。由于遥感图像数据量巨大,它的存储和传输已成为遥感信息应用中的关键问题。图像压缩编码技术能降低图像冗余度,从而减小图像的存储容量和传输带宽,它的研究对于遥感图像应用具有重要的现实意义。CCSDS图像压缩算法是空间数据系统咨询委员会(CCSDS)提出的图像数据压缩算法。该算法复杂度较低,并行性好,适合于硬件实现,能实现对空间数据的实时处理,从而广泛应用于深空探测和近地观测。对于直接关系到军事战略、经济建设等方面的遥感图像的传输,必须对它进行加密处理。AES加密算法是由美国国家标准和技术研究所(NIST)于2000年发布的数据加密标准,它不但能抵抗各种攻击,保证加密数据的安全性,而且易于软件和硬件实现。本论文对CCSDS图像压缩算法和AES加密算法进行了研究,完成的主要工作包括: (1)研究了CCSDS图像压缩算法的原理和结构,用C语言实现了算法的编解码器,并与SPIHT算法和JPEG2000算法的性能进行了比较。 (2)研究了AES加密算法的原理和结构,用C语言实现了算法的加解密器。 (3)介绍了实现CCSDS图像压缩算法和AES加密算法的FPGA设计所选择的软件开发工具、开发语言和硬件开发平台。 (4)给出了CCSDS编码器的FPGA实现方法和实现性能。 (5)给出了AES加密器的FPGA实现方法和实现性能。 本文设计的CCSDS图像压缩和AES加密FPGA系统运用了流水线设计、高速内存设计、模块并行化设计和模块串行化设计等技术,在系统速度和资源面积上取得了较好的平衡,达到了预期的设计目的。

    标签: CCSDS FPGA AES 图像压缩

    上传时间: 2013-07-15

    上传用户:dylutao

  • CCSDS图像压缩算法与AES加密算法的FPGA实现研究

    本文以星载图像数据的压缩与加密为背景,对CCSDS图像压缩算法和AES数据加密算法做了深入研究。文章的主要工作包括: (1)实现了CCSDS图像压缩算法的C程序,并且与SPIHT算法和JPEG2000算法在星载图像压缩领域做了简单的对比; (2)对原始CCSDS图像压缩算法进行了改进。实验结果表明,改进后的算法在提升算法性能的同时,降低了算法的复杂度; (3)研究了AES数据加密标准,并实现了该算法的C程序; (4)用VerilogHDL语言实现了CCSDS图像压缩算法和AES数据加密算法的编码器; (5)在FPGA硬件平台上,验证了这两种算法编码器的正确性和有效性。

    标签: CCSDS FPGA AES 图像压缩

    上传时间: 2013-04-24

    上传用户:pwcsoft

  • 基于ARMDSP的图像压缩传输系统设计

    本文着重于图像压缩传输技术的研究和硬件平台的的制作。首先对视频压缩技术的背景及主要压缩标准及其目前图像处理ASIC芯片市场作一个简单的回顾和分析,然后对目前比较流行的图像压缩和传输硬件平台方案作一些分析和比较,选择了一种DSP+ARM架构的图像处理及传输模式,设计拟采用JPEG静态图像压缩标准对单幅画面实现压缩,并通过DSP的HPI口把压缩后的图片传输至ARM处理器,通过ARM去实现图像的存储传输。 在硬件平台的具体实现上,以TI的TMS320VC5402实现单幅静态图像的压缩,ALTER公司的EPMT064S实现VC5402扩展存储器的逻辑控制,通过VC5402的HPI接口实现与具有ARM920T内核的S3C2410通信。在硬件平台的制作上,选择了国际流行的0rCAD+PowerPCB作为其原理图和PCB板的制作工具。在软件开发平台上,选择了以LINUX作为系统操作平台。成本低、系统灵活、能基本满足静态图像压缩传输嵌入式开发平台。 实验初步结果表明该系统架构设计可行,为以后图像压缩传输技术的进一步研究打下了良好的基础。

    标签: ARMDSP 图像压缩 传输 系统设计

    上传时间: 2013-07-13

    上传用户:hongmo

  • 基于FPGA的JPEG图像压缩芯片设计

    该文探讨了以FPGA(Field Programmable Gates Array)为平台,使用HDL(Hardware Description Language)语言设计并实现符合JPEG静态图象压缩算法基本模式标准的图象压缩芯片.在简要介绍JPEG基本模式标准和FPGA设计流程的基础上,针对JPEG基本模式硬件编码器传统结构的缺点,提出了一种新的改进结构.JPEG基本模式硬件编码器改进结构的设计思想、设计结构和Verilog设计实现在其后章节中进行了详细阐述,并分别给出了改进结构中各个模块的单独测试结果.在该文的测试部分,阐述利用实际图像作为输入,从FPGA的输出得到了正确的压缩图像,计算了相应的图像压缩速度和图象质量指标,并与软件压缩的速度和结果做了对比,提出了未来的改进建议.

    标签: FPGA JPEG 图像压缩 芯片设计

    上传时间: 2013-04-24

    上传用户:Andy123456

  • 带码率控制的近无损图像压缩

    数字图像的压缩是解决图像数据量大、存储和传输困难的基本措施。图像压缩的方法很多,一般可分为有损压缩和无损压缩两大类。有损压缩允许一定程度的信息丢失,在满足实际应用的条件下能够取得较高的压缩比;无损压缩不允许信息丢失,但是压缩比难以提高。在医学图像、遥感图像等应用领域,对于图像的压缩比和失真度都有着较高要求,因此需要采用近无损压缩的方法。近无损压缩是有损压缩和无损压缩的一个折衷,允许一定的失真,能够获得高保真还原图像的同时,得到比无损压缩更高的压缩比。 JPEG-LS是连续色调静止图像无损和近无损压缩的国际标准,算法复杂度低,压缩性能优越,但是JPEG-LS对不同图像压缩时压缩比不可控制。本文在研究JPEG-LS近无损图像压缩算法的基础上,针对具体应用背景,提出了一种基于块的近无损压缩方法。进一步利用图像局部纹理特性分析,对不同特性的区域容忍不同的信息丢失程度,实现了对图像压缩的码率控制。针对某工程应用中的具体要求,我们以FPGA为平台,采用Verilog HDL语言对改进算法进行了硬件实现。 实验结果证明,这种基于块的具有码率控制的近无损图像压缩算法,在实现较为精确的码率控制的同时,能够获得较高的还原图像质量,而且硬件实现复杂度低,能够满足对图像的实时压缩要求。

    标签: 码率控制 图像压缩

    上传时间: 2013-06-18

    上传用户:zzbbqq99n

  • 图像压缩和AES加密算法的实现

    本文对基于FPGA的CCSDS图像压缩和AES加密算法的实现进行了研究。主要完成的工作有: (1)深入研究CCSDS图像压缩算法,并根据其编码方案,设计并实现了相应的编解码器。从算法性能和硬件实现复杂度两个方面,将该算法与具有类似算法结构的JPEG2000和SPIHT图像压缩算法作比较分析; (2)利用硬件描述语言VerilogHDL实现CCSDS图像压缩算法和AES加密算法; (3)优化算法复杂度较大的功能模块,如小波变换模块等。使用双端口内存模块增加数据读写速度,利用DSP块处理核心运算单元,从而很大程度上提高了模块的运行速度,并降低了芯片的使用面积; (4)设计并实现系统的模块级流水线,在几乎不增加占用芯片面积的情况下,提高了系统的数据吞吐量; (5)在QuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。在硬件系统测试阶段,设计并实现FPGA与PC机的串口通信模块,提高了系统验证的工作效率。

    标签: AES 图像压缩 加密算法

    上传时间: 2013-05-19

    上传用户:1757122702