fpga-<b>JPeg</b>-verilog

完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路

完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路

标签： convolution transection circular encoder

上传时间： 2014-01-20

上传用户：waizhang
在显示器上显示汉字,在FPGA上实现,使用Verilog HDL 设计,完全可是直接使用

在显示器上显示汉字,在FPGA上实现,使用Verilog HDL 设计,完全可是直接使用

标签： Verilog FPGA HDL 显示器

上传时间： 2014-09-04

上传用户：zm7516678
b to b 模式电子商务系统

b to b 模式电子商务系统，c# 开发 , B/S结构

标签： to 模式电子商务系统

上传时间： 2014-01-20

上传用户：hanli8870
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计&

基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——以数字形式显示时、分、秒的时间，小时计数器为同步24进制，可手动校时、校分；扩展功能——仿广播电台正点报时，任意时刻闹钟（选做），自动报整点时数（选做）；其它扩展功能——显示年月日（能处理大月小月，可手动任意设置年月日），秒表（包括开始、暂停和清零）。

标签： Cyclone Verilog Altera 144C

上传时间： 2015-09-27

上传用户：1051290259
基于fpga的JPEG编解码器设计

基于fpga的JPEG编解码器设计，采用流水线优化解决时间并行性问题，提高DCT/IDCT模块的运行速度。

标签： fpga JPEG 编解码器

上传时间： 2015-10-28

上传用户：fnhhs
一个好用的经过FPGA验证的i2c_slave verilog代码。

一个好用的经过FPGA验证的i2c_slave verilog代码。

标签： c_slave verilog FPGA 代码

上传时间： 2015-12-09

上传用户：shinesyh
FPGA实现DSP的Verilog 示例

FPGA实现DSP的Verilog 示例

标签： Verilog FPGA DSP

上传时间： 2013-12-08

上传用户：1427796291
无线通信fpga设计matlab、verilog代码

无线通信fpga设计matlab、verilog代码

标签： verilog matlab fpga 无线通信

上传时间： 2016-06-23

上传用户：CHENKAI
FPGA开发入门的Verilog HDL程序---流水灯,真实可用

FPGA开发入门的Verilog HDL程序---流水灯,真实可用，验证通过，工程环境为Altera Quartus

标签： Verilog FPGA HDL 程序

上传时间： 2016-09-01

上传用户：VRMMO
FPGA开发入门的Verilog HDL程序2---梁祝音乐播放,真实可用

FPGA开发入门的Verilog HDL程序2---梁祝音乐播放,真实可用，验证通过，工程环境为Altera Quartus II

标签： Verilog FPGA HDL 程序

上传时间： 2014-01-09

上传用户：Altman