clk
共 247 篇文章
clk 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 247 篇文章，持续更新中。
2401源码
// 包含头文件
//------------------------------------------------------------------------------------
//是模拟 IO， 主 IIC
#include "BasType.h"
#include "RegDefs.h" // SFR declarations
#includ
ad821test
40M TI Analog to digtal 很好用的AD 只需要一个40M的CLK 驱动即可 有单端和双端两种方式
verilong串口发送
* 功能说明:
* 将并行输入的 8位数据在数据已好信号有效时，通过串口串行发送
*
* 端口说明:
* 输出
* tx - 串口数据发送
*
* 输入
* stb - 输入数据已好信号
* dat - 待发送数据
* clk - 时钟
* rst - 复位信号，低
时钟分频器clk2scl.rar
时钟分频器clk2scl.rar，很简单，很明了，看看就知道！
I2C从机软件程序
用KEIL编写...单片机相关
//第9个CLK变高的情况下，SDA输出0
数码管显示驱动及按键扫描芯片FD668
显示模式：4位*13段或7位*10段
输入端口内置上拉电阻
提供8级辉度控制
键盘扫描：10×2bit
串行接口（CLK,STB,DAT）
内置时钟振荡电路
内置上电复位电路
ESD HBM: >8KV（美标883模式）
SOP24(FD668S)封装
SJ 20084-1992 有可靠性指标的CLK233型(非金属壳)金属化聚酯膜介质直流固定电容器详细规范.pdf
资料->【B】电子技术->【B6】品质管理->【1】标准规范（国标、行标、安规、规范）->【行标】->SJ->SJ 20084-1992 有可靠性指标的CLK233型(非金属壳)金属化聚酯膜介质直流固定电容器详细规范.pdf
芯片TLC549介绍(中文的)
TLC548，TLC549是美国德州仪器公司生产的8位串行A/D转换器芯片，可与通用微处理器、控制器通过CLK、CS、DATA OUT三条口线进行串行接口。具有4MHz片内系统时钟和软、硬件控制电路
8 reset-ad-da-clk-power.pdf
资料->【B】电子技术->【B2】电路设计->【1】电路设计->【POWERPCB】->PowerPCB 2007常用功能与应用实例精讲->附赠设计实例->PDF版本->原理图->8 reset-ad-da-clk-power.pdf
双机容错仲裁器设计及其FPGA实现
2005年全国单片机与嵌入式系统学术交流会论文,双机容错系统中的仲裁器设计及其在FPGA上的实现,根据双机容错的常用方案及其特点，结合FPGA可编程器件的特点及其相关技术，提出并实现了一种双机容错系统中关于硬件仲裁机制的设计方案。利用FPGA的内部同步时钟信号clk“同步化”异步信号，不但充分地利用了FPGA的内部资源，而且避免了因信号的毛刺而产生的电路错误。
MaxPus II 出租车计费器设计
MaxPus II 出租车计费器设计
在行车计费时，行驶的里程数通过传感器转化为与之成正比的脉冲个数。实际情况下，可以用干簧继电器作为里程传感器，安装在与汽车相连接的蜗轮变速器上的磁铁使干簧继电器在汽车每前进10m闭合一次，即输出一个脉冲。则每行驶1km，输出100个脉冲。
三、设计思想
本设计可以采用自顶而下的设计思想，从而可以将设计问题可分为主控模块、里程计数模块、等待时间计数模块、计费
基于vhdl的移位寄存器设计
16位带有并行预置功能的右移移位寄存器，CLK1是时钟信号， LOAD是并行数据使能信号，QB是串行输出端口
基于VHDL设计的数字钟
能进行正常的时、分、秒计时功能，按下sb键（键8）时，计时器迅速递增，并按60min循环，计时满59min后回00。按下sa键（键5）时，计时器迅速递增，并按24h循环，计时满23h后回00。每到59分52秒就开始以clk1的频率报时，当到整点时就以clk2的频率报时。
CLK_DIV
CLK_DIVCLK_DIVCLK_DIVCLK_DIVCLK_DIVCLK_DIV
8255A
8255芯片
ENTITY a8255 IS
PORT(
RESET : IN std_logic;
CLK : IN std_logic;
nCS : IN std_logic;
nRD : IN std_logic;
nWR : IN std_logic;
A : IN std
fen_pin.rar
在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号时非常重要的。
下面我们介绍分频器的VHDL描述，在源代码中完成对时钟信号CLK的
MSP430 各功能模块的介绍
MSP430各功能模块的介绍
1、 LFXT1CLK：低频/高频时钟源。可以外接32768Hz的时钟芯片或频率为450KHz~8MHz的标准警惕或共振器。
2、 XT2CLK:高频时钟源。需要外接两个震荡电容器。可以外接32768Hz的时钟芯片或频率为450KHz~8MHz的标准警惕或共振器和外部时钟输入。较常用的晶体是8MHz的。
3、 DCOCLK：内部数字可控制的RC振荡器。MSP
BACnet智能温度传感器的FPGA实现.rar
智能温度传感器的出现，是计算机、微电子等新技术与传感器技术相结合的结果。它除了具有传统温度传感器的功能外，最大特点就是对现场测量到的温度值进行数据处理和传输，并与上位机进行数据通信。这种智能温度传感器通常由数字传感器、网络接口和数据处理单元组成。BACnet智能温度传感器就是其中一种。 BACnet智能温度传感器是BACnet楼宇自控网络中最常用的设备，可以用于各种楼宇自控系统(BAS)，其功能是
Verilog_Coding_Style_21.rar
altera公司的verilog编写规范，包括一些重要的编写注意事项，如clk信号，rst信号的设计等等
英文资料
基于IAR的CC2530关于Flash的读写程序
<p># include <iocc2530.h></p><p># include <string.h></p><p># define uintunsigned int</p><p># define uchar unsigned char</p><p># define uint8 unsigned char</p><p># define uint16</p><p>unsig