双机容错仲裁器设计及其FPGA实现 - 免费下载
技术资料资源
文件大小：804 K
📋 资源详细信息
💡 温馨提示：本资源由用户 tigerwxf1 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。
资源简介
2005年全国单片机与嵌入式系统学术交流会论文,双机容错系统中的仲裁器设计及其在FPGA上的实现,根据双机容错的常用方案及其特点，结合FPGA可编程器件的特点及其相关技术，提出并实现了一种双机容错系统中关于硬件仲裁机制的设计方案。利用FPGA的内部同步时钟信号clk“同步化”异步信号，不但充分地利用了FPGA的内部资源，而且避免了因信号的毛刺而产生的电路错误。
立即下载此资源
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
资源说明
下载说明
- 下载需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传
- 资源永久有效
使用说明
- 下载后用解压软件解压
- 推荐 WinRAR 或 7-Zip
- 如有密码请查看说明
- 解压后即可使用
积分获取
- 上传资源获得积分
- 每日签到免费领取
- 邀请好友注册奖励
- 查看详情 →