本文简要介绍了PCI 总线的仲裁机制， 完成了PCI 总线仲裁器核心的设计、实现。通过ModelSim 进行了软件仿真，最后在XILINX 公司的FPGA 上加以了验证。
双机容错仲裁器设计及其FPGA实现
资料详细技术说明
2005年全国单片机与嵌入式系统学术交流会论文,双机容错系统中的仲裁器设计及其在FPGA上的实现,根据双机容错的常用方案及其特点，结合FPGA可编程器件的特点及其相关技术，提出并实现了一种双机容错系统中关于硬件仲裁机制的设计方案。利用FPGA的内部同步时钟信号clk“同步化”异步信号，不但充分地利用了FPGA的内部资源，而且避免了因信号的毛刺而产生的电路错误。
相关技术资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →