资源详细信息
双机容错仲裁器设计及其FPGA实现 - 资源详细说明
2005年全国单片机与嵌入式系统学术交流会论文,双机容错系统中的仲裁器设计及其在FPGA上的实现,根据双机容错的常用方案及其特点，结合FPGA可编程器件的特点及其相关技术，提出并实现了一种双机容错系统中关于硬件仲裁机制的设计方案。利用FPGA的内部同步时钟信号clk“同步化”异步信号，不但充分地利用了FPGA的内部资源，而且避免了因信号的毛刺而产生的电路错误。
立即下载 双机容错仲裁器设计及其FPGA实现
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
- 本资源需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传功能
- 资源永久有效可用
使用说明
- 下载后使用解压软件解压
- 推荐使用 WinRAR 或 7-Zip
- 如有密码请查看资源说明
- 解压后即可正常使用
积分获取方式
- 上传优质资源获得积分
- 每日签到免费领取积分
- 邀请好友注册获得奖励
- 查看详情 →