📂 共 1 个源码文件 点击文件名可在线查看源代码
温馨提示:点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
💡 温馨提示:本资源由用户 soom 上传分享,仅供学习交流使用。如有侵权,请联系我们删除。
各种功能的计数器实例(VHDL源代码):ENTITY counters IS
PORT
(
d : IN INTEGER RANGE 0 TO 255;
clk : IN BIT;
clear : IN BIT;
ld : IN BIT;
enable : IN BIT;
up_down : IN BIT;
qa : OUT INTEGER RANGE 0 TO 255;
qb : OUT INTEGER RANGE 0 TO 255;
qc : OUT INTEGER RANGE 0 TO 255;
qd : OUT INTEGER RANGE 0 TO 255;
qe : OUT INTEGER RANGE 0 TO 255;
qf : OUT INTEGER RANGE 0 TO 255;
qg : OUT INTEGER RANGE 0 TO 255;
qh : OUT INTEGER RANGE 0 TO 255;
qi : OUT INTEGER RANGE 0 TO 255;