找到约 10,000 条结果
www.eeworm.com
VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3
VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3
www.eeworm.com
你对功率因数有哪些误解？
最近有做逆变器的客户咨询功率因数测量，客户想了解逆变器的功率因数应该是在怎么样的负载条件下测量的，阻性？容性？还是感性？其实里边存在一个很大的理解误区，忽视这种误区会导致逆变器的生产厂家和使用厂家出现比较严重的分歧。
www.eeworm.com
接口如下所示：clk：时钟输入端
接口如下所示：clk：时钟输入端，此信号是串行扫描的同步信号；
data_control[7..0]：8个分别控制数码管显示的输入信号；
led_addr[7..0]：对8个数码管进行串行扫描的输出控制信号
www.eeworm.com
该类支持哪些接口；2． 完成任务需要哪些对象；3． 如何使用该类的对象；4． 是否可以直接实例化类；5． 接口有哪些方法和属性；6． 是否有其它类也支持该接口；7． 对象间的关系
该类支持哪些接口；2． 完成任务需要哪些对象；3． 如何使用该类的对象；4． 是否可以直接实例化类；5． 接口有哪些方法和属性；6． 是否有其它类也支持该接口；7． 对象间的关系
www.eeworm.com
电子闹钟 clk： 标准时钟信号
电子闹钟
clk： 标准时钟信号，本例中，其频率为4Hz；
clk_1k： 产生闹铃音、报时音的时钟信号，本例中其频率为1024Hz；
mode： 功能控制信号； 为0：计时功能；
为1：闹钟功能
www.eeworm.com
8 reset-ad-da-clk-power.pdf
资料->【B】电子技术->【B2】电路设计->【1】电路设计->【POWERPCB】->PowerPCB 2007常用功能与应用实例精讲->附赠设计实例->PDF版本->原理图->8 reset-ad-da-clk-power.pdf
www.eeworm.com
时钟发生器 clkgen 利用外来时钟信号clk 来生成一系列时钟信号clk1、fetch、alu_clk 送往CPU的其他部件
时钟发生器 clkgen 利用外来时钟信号clk 来生成一系列时钟信号clk1、fetch、alu_clk 送往CPU的其他部件