源码文件
; Sub routine for Division. S1 EQU 08H S2 EQU 09H S3 EQU 0AH S4 EQU 0BH E1 EQU 0CH E2 EQU 0DH E3 EQU 0EH E4 EQU 0FH …
barrel-shifter 源代码
barrel-shifter，一种高效的数据移位电路设计，在数字信号处理、微处理器架构及嵌入式系统中广泛应用。通过灵活配置，它能够快速实现数据的左移或右移操作，极大提升了计算效率与灵活性。对于致力于优化算法性能、提升硬件处理速度的电子工程师而言，掌握barrel-shifter的…
收录资源 323 份
全站深度检索
共匹配 323 份工程资源
· 第 30 / 33 页
源码文件
use work.dp32_types.all; entity shifter is generic (Tpd : Time := unit_delay); port (operand : in bit_32; result : …
源码文件
library verilog; use verilog.vl_types.all; entity plane_HV_precomputation is port( prev_in : in vl_logic_v…
源码文件
module shifter(din,clk,clr,dout); input din,clk,clr; output[7:0] dout; reg[7:0] dout; always @(posedge clk) begin if (clr)…
源码文件
/* build_sub44_mests.c, this file is part of the * AltiVec optimized library for MJPEG tools MPEG-1/2 Video Encoder * Copyright …
源码文件
module shifter(din,clk,clr,dout); input din,clk,clr; output[7:0] dout; reg[7:0] dout; always @(posedge clk) begin if (clr)…
源码文件
module shifter(din,clk,clr,dout); input din,clk,clr; output[7:0] dout; reg[7:0] dout; always @(posedge clk) begin if (clr)…
源码文件
module shifter(din,clk,clr,dout); input din,clk,clr; output[7:0] dout; reg[7:0] dout; always @(posedge clk) begin if (clr)…
源码文件
USE WORK.ALL; LIBRARY IEEE; USE IEEE.std_logic_1164.all; ENTITY shifter IS GENERIC ( Size: INTEGER ); PORT ( A …
源码文件
module shifter(in,clock,reset,out); input in,clock,reset; output [7:0] out; reg [7:0] out; always@(posedge clock) beg…