深入浅出C#三层架构
标签： 三层架构
上传时间： 2013-11-08
上传用户：dvfeng
for 51 for arm
上传时间： 2013-10-10
上传用户：xiaoyuer
ARM BASIC语言编译器，包含整套的开发环境，丰富的库与例程......
上传时间： 2014-12-31
上传用户：sc965382896
for 51 for arm
上传时间： 2013-11-14
上传用户：huql11633
ARM BASIC语言编译器，包含整套的开发环境，丰富的库与例程......
上传时间： 2013-11-10
上传用户：Breathe0125
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-12-23
上传用户：小儒尼尼奥
FPGA与ARM EPI通信，控制16路步进电机和12路DC马达 VHDL编写的，，，，，
上传时间： 2013-10-31
上传用户：chaisz
基于ARM和FPGA的机器人运动控制器的实现
上传时间： 2013-10-14
上传用户：7891
这一节的目的是使用XPS为ARM PS 处理系统 添加额外的IP。从IP Catalog 标签添加GPIO，并与ZedBoard板子上的8个LED灯相连。当系统建立完后，产生bitstream，并对外设进行测试。本资料为源代码，原文设计过程详见：【 玩转赛灵思Zedboard开发板（4）：如何使用自带外设IP让ARM PS访问FPGA？】 硬件平台：Digilent ZedBoard 开发环境：Windows XP 32 bit 软件： XPS 14.2 +SDK 14.2
上传时间： 2013-11-06
上传用户：yuchunhai1990
通用FPGA架构汇总
上传时间： 2014-01-16
上传用户：金宜
