源码文件
-- Conversion Function -- download from: www.pld.com.cn & www.fpga.com.cn LIBRARY ieee; USE ieee.std_logic_1164.all; USE ie…
adder 源代码
ADDER技术是数字电路设计中的基础模块，广泛应用于算术运算、信号处理及计算机系统中。通过精准的加法运算实现数据处理与转换，是构建复杂逻辑电路不可或缺的部分。本页面汇集了31个精选ADDER相关资源，涵盖原理图、仿真模型及应用案例等，旨在帮助电子工程师深入理解ADDER的工作机制…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 36 / 50 页
源码文件
`include "adder.v" module adder16(cout,sum,a,b,cin); output cout; parameter my_size=16; output[my_size-1:0] sum; input[my_s…
源码文件
`timescale 1ns/1ns `include "adder4.v" module adder_tp; reg[3:0] a,b; reg cin; wire[3:0] sum; wire cout; integer i,j; ad…
源码文件
vendor_name = ModelSim source_file = 1, F:/Projects/VHDL/DDS/DDS.bdf source_file = 1, F:/Projects/VHDL/DDS/PhaseAcc.vhd source_…
源码文件
-- Copyright (C) 1991-2005 Altera Corporation -- Your use of Altera Corporation's design tools, logic functions -- and other so…
源码文件
Simulator report for DDS Fri Sep 15 20:49:42 2006 Version 5.1 Build 176 10/26/2005 SJ Full Version --------------------- ;…
源码文件
Simulator report for f50k Sun Aug 03 10:46:00 2008 Version 6.0 Build 178 04/27/2006 SJ Full Version --------------------- …
源码文件
Project Information d:\max2work\jishu2.rpt MAX+plus II Compiler Report File Version 10.2 0…
源码文件
-- MAX+plus II Compiler Fit File -- Version 10.2 07/10/2002 -- Compiled: 01/01/2007 23:25:14 -- Copyr…
源码文件
Simulator report for tt Thu Jan 10 23:14:17 2008 Quartus II Version 7.2 Build 175 11/20/2007 Service Pack 1 SJ Full Version …