Self timed pipelined adder

提供《Computer Architecture pipelined implementation simulator》完整其他工程技术资料下载（归档大小 6 K），包含相关硬件原理图参考、开发文档或源代码工程。

适用于FPGA开发项目中的矩阵运算模块实现，基于Xilinx ISE平台使用VHDL编写，可直接用于硬件加速计算场景，提升数据处理效率。

提供《16Binary Adder Improving》完整其他工程技术资料下载（归档大小 151 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《Systematic Design for Optimisation of Pipelined ADCs.pdf》完整其他工程技术资料下载（归档大小 13048 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《IEEE754 floating point adder》完整其他工程技术资料下载（归档大小 7 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《Full adder using Verilog》完整其他工程技术资料下载（归档大小 12 K），包含相关硬件原理图参考、开发文档或源代码工程。