完整的AES加解密Verilog代码。。。供大家分享。。。
上传时间： 2018-01-24
上传用户：crazyhertz007
基于STM32+ESP8266开发的智能灯，STM32首先上电连接服务器获取密钥，然后通过cJSON解析获取到的数据，后通过获取到的密钥与服务器交互，改例程可以学习到AES加解密，cJSON的使用等等。
上传时间： 2019-04-17
上传用户：tanhailong
文章是描述利用VHDL语言进行AES加密算法的实现，AES是目前世界最流行的算法
上传时间： 2021-11-12
上传用户：zzzy1997
该文档为FPGA_ASIC-基于FPGA的AES加密算法的高速实现概述文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： fpga
上传时间： 2022-01-01
上传用户：
蓝牙BLE之AES加密通信数据
上传时间： 2022-03-26
上传用户：20125101110
AES加密算法的硬件实现，硬件语言为verilog
上传时间： 2022-05-18
上传用户：
21世纪是信息快速发展的时代，随着计算机网络的应用越来越广泛，网络安全也逐渐成为人们普遍关注的课题。可以预言，今后的社会将进入全面的网络时代和信息共享时代，因此，网络安全极其重要，只有安全的网络才能保证网络生活能够有序进行、网络系统不遭破坏、信息不被窃取、网络服务不被非法中断等。为了保证计算机网络的可靠性、可用性、完整性、保密性和真实性等安全性，不仅要保证计算机网络设备安全和计算机网络系统安全，还要保护数据的安全。对数据实施安全的加密算法是保护数据安全的有效手段。AES（advanced encryption standard）是美国国家标准和技术研究所宣布采用的高级加密标准，可以预测，AES在今后很长的一段时间内将会在信息安全中扮演重要的角色，因此对AES算法实现的研究成为国内外的热点，它将会在信息安全领域得到广泛的应用。AES在实现方面具有速度快、可并行处理、对处理器的结构无特殊要求，算法设计相对简单，分组长度可以改变，而且具有很好的可扩充性。AES算法的这些特点使得选用FPGA来实现AES算法具有很好的优越性，本文就是针对AES算法的FPGA实现进行研究。本文介绍了用FPGA实现AES算法所用的开发工具、开发语言和所选用的芯片，还具体介绍了AES算法的硬件实现方式，在此基础上，着重阐述了AES算法FPGA实现的总体设计框图，并对各个部分的设计分别给与介绍，给出了实现加密解密的时序仿真和设计结果。
上传时间： 2022-06-18
上传用户：shjgzh
verilog实现的AES-128加解密程序，FPGA验证通过
上传时间： 2022-06-26
上传用户：zhaiyawei
信息安全在当今的社会生产生活中已经被广为关注，对敏感信息进行加密是提高信息安全性的一种常见的和有效的手段。 常见的加密方法有软件加密和硬件加密。软件加密的方法因为加密速度低、安全性差以及安装不便，在一些高端或主流的加密处理中都采用硬件加密手段对数据进行处理。硬件加密设备如加密狗和加密卡已经广泛地应用于信息加密领域当中。 但是加密卡和加密狗因为采用的是多芯片结构，即采用独立的USB通信芯片和独立的加密芯片来分别实现数据的USB传输和加密功能，如果在USB芯片和加密芯片之间进行数据窃听的话，很轻易地就可以获得未加密的明文数据。作者提出了一种新的基于单芯片实现的USB加密接口芯片的构想，采用一块芯片实现数据的USB2.0通信和AES加密功能，命名为USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口标准和AES加密算法。该加密芯片可以实现与主机的快速通信，具有快速的密码处理能力，对外提供USB接口，支持基于USB密码载体的自身安全初始化方式。 根据设计思想，课题研究并设计了USB2.0加密接口芯片的总体硬件架构，设计了USB模块和AES加密模块。为了解决USB通信模块与AES加密模块之间存在的数据处理单元匹配以及速度匹配问题，本文设计了AESUSB缓冲器，优化了AES有限域加密算法。最后，利用VerilogHDL语言在FPGA芯片上实现了USB2.0加密接口芯片的功能，并在此基础之上对加密芯片的通信和加密性能进行了测试和验证。
上传时间： 2013-05-24
上传用户：黄华强
码元定时恢复(位同步)技术是数字通信中的关键技术。位同步信号本身的抖动、错位会直接降低通信设备的抗干扰性能，使误码率上升，甚至会使传输遭到完全破坏。尤其对于突发传输系统，快速、精确的定时同步算法是近年来研究的一个焦点。本文就是以Inmarsat GES/AES数据接收系统为背景，研究了突发通信传输模式下的全数字接收机中位同步方法，并予以实现。 本文系统地论述了位同步原理，在此基础上着重研究了位同步的系统结构、码元定时恢复算法以及衡量系统性能的各项指标，为后续工作奠定了基础。 首先根据卫星系统突发信道传输的特点分析了传统位同步方法在突发系统中的不足，接下来对Inmarsat系统的短突发R信道和长突发T信道的调制方式和帧结构做了细致的分析，并在Agilent ADS中进行了仿真。 在此基础上提出了一种充分利用报头前导比特信息的，由滑动平均、阈值判断和累加求极值组成的快速报头时钟捕获方法，此方法可快速精准地完成短突发形式下的位同步，并在FPGA上予以实现，效果良好。 在长突发形式下的报头时钟捕获后还需要对后续数据进行位同步跟踪，在跟踪过程中本论文首先用DSP Builder实现了插值环路的位同步算法，进行了Matlab仿真和FPGA实现。并在插值环路的基础上做出改进，提出了一种新的高效的基于移位算法的位同步方案并予以FPGA实现。最后将移位算法与插值算法进行了性能比较，证明该算法更适合于本项目中Inmarsat的长突发信道位同步跟踪。 论文对两个突发信道的位同步系统进行了理论研究、算法设计以及硬件实现的全过程，满足系统要求。
上传时间： 2013-04-24
上传用户：yare
