verilog设计正弦波波形模块,可自己通过参数设置得到所需峰值的波形
上传时间： 2014-01-05
上传用户：zhliu007
verilog设计锯齿波波形模块,可以仿真编译,综合,非常有价值!
上传时间： 2016-03-20
上传用户：洛木卓
采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!
上传时间： 2016-03-20
上传用户：Altman
verilog语言实现方波模块设计,可以仿真综合,可以得到理想的时序波形!
上传时间： 2013-12-27
上传用户：xfbs821
Verilog实现的CPU程序，简单应用哈
上传时间： 2013-12-18
上传用户：llandlu
actel A3P250 fpga用VERILOG HDL语言实现串口功能的源代码
上传时间： 2013-12-23
上传用户：aa17807091
采用Verilog HDL语言编写的数字频率计，被测波形分别为方波、三角波和正弦波；采用6个数码管显示结果，三档量程可调，工程价值很高，
上传时间： 2016-03-21
上传用户：kr770906
采用Verilog HDL语言编写的交通灯控制系统，这是一个完整的毕设课题，分别有分频、显示译码、倒计时和动态显示驱动模块，实用价值很高，
上传时间： 2016-03-21
上传用户：R50974
采用Verilog HDL语言编写的多功能数字钟，包括四个功能：时间显示与设置、秒表、闹钟、日期显示与设置，源代码对FPGA和CPLD学习者价值很高，
上传时间： 2016-03-21
上传用户：270189020
采用Verilog HDL语言编写的实用电梯控制器，这是一个在实验室里模拟的项目，分为主控制器与分控制器，主控制器完成运行方向、显示楼层、关开电梯门、与分控制器通讯等功能；分控制器是在每一层的设备，实现显示电梯当前所在楼层、接收乘客上升下降要求等功能。此代码对控制类相关的学习者价值很高，
上传时间： 2014-01-23
上传用户：日光微澜
