实用闹钟的verilog代码。不是vhdl的！经过ldv验证
实用闹钟的verilog代码。不是vhdl的！经过ldv验证...
Verilog-RISC技术资料
📦 资源总数：3283
💻 源代码：22620
📚 Verilog-RISC全部资料 (3283个)
计算器芯片的verilog实现代码！ 时序仿真成功
计算器芯片的verilog实现代码！ 时序仿真成功...
用verilog语言实现的ARM7处理器的标准内核的源代码程序,nnARM, 具有很好的参考价值
用verilog语言实现的ARM7处理器的标准内核的源代码程序,nnARM, 具有很好的参考价值...
利用Verilog编程实现状态机的例子。很不错的。
利用Verilog编程实现状态机的例子。很不错的。...
一个开放的risc
一个开放的risc，已应用到实际中，可以借鉴的不少，大家...
以verilog HDL 语言编写的一首歌曲
以verilog HDL 语言编写的一首歌曲，可供初学者借鉴...
HDL 编码风格与编码指导,介绍了详细的vhdl和verilog hdl语言的编程风格
HDL 编码风格与编码指导,介绍了详细的vhdl和verilog hdl语言的编程风格...
卡内基梅陇大学verilog课程讲义,希望大家能够喜欢！
卡内基梅陇大学verilog课程讲义,希望大家能够喜欢！...
强调Verilog代码编写规范
强调Verilog代码编写规范，经常是一个不太受欢迎的话题，但却是非常有必要的。 每个代码编写者都有自己的编写习惯，而且都喜欢按照自己的习惯去编写...
verilog硬件描述语言进行开发的一些实际经验
verilog硬件描述语言进行开发的一些实际经验...