Verilog HDL实验

用于FPGA的变长编码算法的HDL编码

用于FPGA的变长编码算法的HDL编码，包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。

标签： FPGA HDL 编码算法编码

上传时间： 2013-12-06

上传用户：阳光少年2016
用于FPGA的Z变化算法的HDL编码

用于FPGA的Z变化算法的HDL编码，包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。

标签： FPGA HDL 变化算法

上传时间： 2016-09-19

上传用户：王楚楚
verilog示例程序

verilog示例程序，很有实验和参考价值

标签： verilog 程序

上传时间： 2014-01-10

上传用户：xiaoyunyun
最重要的是七个从简单到复杂的实验

最重要的是七个从简单到复杂的实验，包括：基础实验一_FPGA_LED 基础实验二_seg7实验以及仿真基础实验三_SOPC_LED 基础实验四_Flash烧写基础实验五_定时器实验基础实验六_按键以及PIO口中断实验实验七_网卡使用，这些实验室用到了SOPC BUILDER 与NOIS ii ,使用Verilog 编写，有实验板和没有实验板的都可以用来学习。其次还包括： FPGA开发板各存储器之间的联系、多处理器文档、 USB_UART等文档，很好用的文档，您下了相信不会后悔！

标签： 实验

上传时间： 2017-01-21

上传用户：tb_6877751
本实验实现一个能显示小时

本实验实现一个能显示小时，分钟，秒的数字时钟（贝一特电子）Verilog源码

标签： 实验

上传时间： 2013-12-20

上传用户：王楚楚
verilog语言实现的数字钟

verilog语言实现的数字钟，各种定时闹钟功能类似真实的表~利用EDA实验平台实现~~

标签： verilog 语言数字

上传时间： 2014-06-21

上传用户：plsee
本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲

本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲发生器的设计方法, 并给出了设计的顶层电路图和底层模块的VHDL（或AHDL）源程序。该设计的正确性已通过硬件实验得到验证。

标签： FPGA PLUS MAX CPLD

上传时间： 2014-02-01

上传用户：wff
一个verilog的源码程序

一个verilog的源码程序，用于加法器实验程序

标签： verilog 源码程序

上传时间： 2013-12-17

上传用户：www240697738
EDA实验指导书

青岛科技大学eda实验用书，提供学生实验参考和使用，进行对应的Verilog语言编写野仿真实现等

标签： EDA 实验指导书

上传时间： 2016-10-31

上传用户：17864212147
FPGA采样AD9238数据并通过VGA波形显示例程 Verilog逻辑源码Quartus工程文件+

FPGA采样AD9238数据并通过VGA波形显示例程 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。ADC 模块型号为 AN9238，最大采样率 65Mhz，精度为12 位。实验中把 AN9238 的 2 路输入以波形方式在 HDMI 上显示出来，我们可以用更加直观的方式观察波形，是一个数字示波器雏形。module top( input clk, input rst_n, output ad9238_clk_ch0, output ad9238_clk_ch1, input[11:0] ad9238_data_ch0, input[11:0] ad9238_data_ch1, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue);wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;wire grid_hs;wire grid_vs;wire grid_de;wire[7:0] grid_r;wire[7:0] grid_g;wire[7:0] grid_b;wire wave0_hs;wire wave0_vs;wire wave0_de;wire[7:0] wave0_r;wire[7:0] wave0_g;wire[7:0] wave0_b;wire wave1_hs;wire wave1_vs;wire wave1_de;wire[7:0] wave1_r;wire[7:0] wave1_g;wire[7:0] wave1_b;wire adc_clk;wire adc0_buf_wr;wire[10:0] adc0_buf_addr;wire[7:0] adc0_bu

标签： fpga ad9238

上传时间： 2021-10-27

上传用户：qingfengchizhu