Verilog HDL代码书写规范

多个Verilog和vhdl程序例子

多个Verilog和vhdl程序例子，可以作为初学者参考实例，按照电路结构写出HDL代码

标签： Verilog vhdl 程序

上传时间： 2013-08-26

上传用户：athjac
HDL的可综合设计简介

本文简单探讨了verilog HDL设计中的可综合性问题，适合HDL初学者阅读　　用组合逻辑实现的电路和用时序逻辑实现的　　电路要分配到不同的进程中。　　不要使用枚举类型的属性。　　Integer应加范围限制。　　通常的可综合代码应该是同步设计。　　避免门级描述，除非在关键路径中。

标签： HDL 综合设计

上传时间： 2013-10-21

上传用户：smallfish
HDL的可综合设计简介

本文简单探讨了verilog HDL设计中的可综合性问题，适合HDL初学者阅读　　用组合逻辑实现的电路和用时序逻辑实现的　　电路要分配到不同的进程中。　　不要使用枚举类型的属性。　　Integer应加范围限制。　　通常的可综合代码应该是同步设计。　　避免门级描述，除非在关键路径中。

标签： HDL 综合设计

上传时间： 2013-11-18

上传用户：swaylong
多个Verilog和vhdl程序例子

多个Verilog和vhdl程序例子，可以作为初学者参考实例，按照电路结构写出HDL代码

标签： Verilog vhdl 程序

上传时间： 2013-12-30

上传用户：cc1
java编程模式。规范您的编程习惯

java编程模式。规范您的编程习惯，规范您的代码书写

标签： java 编程模式

上传时间： 2016-03-04

上传用户：whenfly
数字集成电路设计入门 --从HDL到版图于敦山北大微电子学系 Verilog完整课件

数字集成电路设计入门 --从HDL到版图于敦山北大微电子学系 Verilog完整课件，是学习verilog HDL的很好的参考资料。

标签： Verilog HDL 数字集成微电子学

上传时间： 2013-12-23

上传用户：恋天使569
几个常用的接口实验的程序代码

几个常用的接口实验的程序代码，用Verilog HDL语言编写的，包括七段数码管、拨码开关、蜂鸣器、矩阵键盘、串口、I2C、跑马灯等。

标签： 接口实验代码程序

上传时间： 2014-12-21

上传用户：lz4v4
华为verilog教程

本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌握HDL 设计方法，初步了解并掌握Verilog HDL语言的基本要素，能够读懂简单的设计代码并能够进行一些简单设计的Verilog HDL建模。

标签： verilog 华为教程

上传时间： 2017-04-08

上传用户：sw_324
多功能车辆总线控制器的FPGA设计与开发.rar

随着计算机网络与嵌入式控制技术的迅速发展，作为传统运输行业的铁路系统对此也有了新的要求，列车通信网络应运而生。经过多年的发展，国际电工委员会(IEC)为了规范列车通信网络，于1999年通过了IEC61375-1标准。该标准将列车通信网络分为两条总线：绞线式列车总线(WTB)和多功能车辆总线(MVB)。MVB是一个标准通信介质，为挂在其上的设备传输和交换数据。而多功能车辆总线控制器(MVBC)是MVB与MVB实际物理层之间的接口，其主要实现MVB数据链路层的功能。由于该项关键技术仍被国外公司垄断，因此开发具有自主知识产权的MVBC迫在眉睫。鉴于上述原因，本文深入研究了IEC61375-1标准。根据MVBC的技术特点，本文提出了使用FPGA来实现其具体功能的方案。挂在MVB总线上的设备分为五类，他们的功能各不相同。而支持4类设备的MVBC具有设备状态、过程数据、消息数据通信和总线管理功能，并且兼容2类和3类设备。本文的目的就是用FPGA实现支持4类设备的MVBC。本文采用自顶向下的设计方法。整个MVBC主要划分为：编码模块、译码模块、冗余控制模块、报文分析单元、通信存储控制器、主控制单元、地址逻辑模块。在整个开发流程中，使用Xilinx的ISE集成开发环境。使用Verilog HDL硬件描述语言对上述各个模块进行RTL级描述，并用Synplify Pro进行综合。最后，在ModelSim中对各个模块进行了布线后仿真和验证。在实验室条件下，通过严格的仿真验证后，其结果证明了本文设计的模块达到了IEC61375-1标准的要求。因此，用FPGA实现MVBC这一方案具有可操作性。关键词：列车通信网；多功能车辆总线；多功能车辆总线控制器；现场可编程门阵列

标签： FPGA 多功能总线控制器

上传时间： 2013-07-18

上传用户：wxhwjf
基于FPGA的高速矩阵运算算法研究.rar

矩阵运算是描述许多工程问题中不可缺少的数学关系，矩阵运算具有执行效率好、速度快、集成度高等优点，并且随着动态可配置技术的发展，灵活性也有了很大的提高。因此，寻找矩阵运算的高速实现方法是具有很大的现实意义，能够为高速运算应用提供技术支持。为了提高研究成果的实用性与商用性，本文主要针对某种体积小、运算速度和性能要求很高的特殊场合设计并实现基于FPGA的矩阵运算功能。通过系统地研究FPGA功能结构、设计原理、DSP接口、IEEE-754标准，深入学习浮点数及矩阵的基础运算以及硬件编程语言等内容，根据矩阵运算的特点和原理，讨论了硬件设计方面重点对具体核心器件结构、特点以及有关FPGA的设计流程和控制器Verilog HDL硬件编程语言代码方面内容，确定了基于FPGA浮点运算及矩阵运算单元的Verilog HDL设计方法，在Quartus II平台上对其仿真、记录运算结果，并对采集到的数据结果进行了深入分析与总结。本设计通过几种矩阵算法利用FPGA和MATLAB分别进行了实现测试，验证了设计结果的正确性，证明了本设计中矩阵运算速率的实用性与高效性，提高了系统资源利用率和系统可靠性，为今后在工程、军事、通讯等生产生活各个领域应用打下良好基础。

标签： FPGA 矩阵运算算法研究

上传时间： 2013-07-07

上传用户：xuanjie