本原码是基于Verilog HDL语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。
标签： Verilog FPGA HDL 语言
上传时间： 2015-08-04
上传用户：15071087253
本原码是基于Verilog HDL语言编写的，实现了SPI接口设计，可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.
标签： Verilog HDL 语言 编写
上传用户：mikesering
本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
标签： verilog 加法器 HDL 进位
上传时间： 2013-12-17
上传用户：ynwbosss
verilog HDL原码 一种简单的同步FIFO原码，可以被综合
标签： verilog FIFO HDL
上传时间： 2013-12-28
上传用户：qwe1234
程序代码编写规范，希望可以对您的工作有帮助。（国家标准）
标签： 程序 代码 编写
上传时间： 2013-12-26
上传用户：tzl1975
advanced digital design with the verilog hdl
标签： advanced digital verilog design
上传时间： 2013-12-15
上传用户：爺的气质
这是一组Verilog的代码小程序，适合新手练习使用．
标签： Verilog 代码 程序
上传时间： 2015-08-19
上传用户：dsgkjgkjg
verilog HDL实现先进先出栈，不含测试文件
标签： verilog HDL 栈
上传时间： 2015-08-20
上传用户：rocwangdp
Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模，想学习的这个资料对你有用。
标签： Verilog HDL 硬件描述语言
上传时间： 2015-09-02
上传用户：zhaoq123
Verilog HDL硬件描述语言，徐振林编著。pdf格式。
上传时间： 2014-12-04
上传用户：tianyi223
