Verilog+Code全部资料 - 虫虫开发者社区

用verilog编写的网卡芯片rtl级。前仿后仿都通过了，可以在modelsim上运行察看

2015-03-31 63 Verilog+Code

2015-03-31 116 Verilog+Code

2015-04-02 94 Verilog+Code

2014-01-06 140 Verilog+Code

8阶对称系数并行FIR滤波器(verilog)用作数字滤波，系数可调。根据实际截止频率决定。

2013-12-12 145 Verilog+Code

2016-04-18 141 Verilog+Code

2016-01-11 123 Verilog+Code

占用资源少的verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分频来修改波特率，模式为1个启始位，8位数据位，1个停止位；带1字节缓存；当缓存空时输出空信号

2013-12-28 44 Verilog+Code

Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。

2013-12-09 102 Verilog+Code

2015-12-20 47 Verilog+Code

Verilog+Code