减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲; count_en:计数器计数使能控制(1:计数/0:停止计数); updown:计数器进行自加/自减运算控制(1:自加/0:自减); load_d
上传时间: 2015-03-28
上传用户:zycidjl
数据结构和算法Flash动画演示 B树的删除,B树的生长过程,串的顺序存储,单链表结点的插入,单链表结点的删除,堆排序,二叉排序树的删除等
上传时间: 2015-03-29
上传用户:kristycreasy
本系统采用A. 系统需求分析报告(设计方法/数据流图/数据字典) B. 数据库的信息要求报告(E—R图及关系数据模型) C. 数据库的操作和应用要求报告(模块结构图<概念结构设计及逻辑结构设计>) D. 调试中出现的问题及解决方法(物理设计,调试及运行,维护) E. 访问数据库的方式(ODBC,
上传时间: 2013-12-27
上传用户:日光微澜
无线数传电台串口通信C程序源码 电台型号为深圳友迅达公司的F201/B无线数传电台
上传时间: 2014-01-24
上传用户:王小奇
最常用的java代码规范,在华为及金碟都有使用记录
上传时间: 2015-03-30
上传用户:ynsnjs
我用过的verilog hdl写的SDRAM core源程序,经过测试应用
上传时间: 2015-03-31
上传用户:15071087253
在正常的软件开发中,许多人都为开发一个规范的软件而烦恼,无论在代码还是文档中,都存在各种不同的野代码,这是国家规范的文件,希望给大家个帮助
上传时间: 2015-04-02
上传用户:pkkkkp
A) 实现虚拟存储B) 实现对文件的按名存取C) 实现对文件的按内容存取D) 实现对文件的 高速输入输出(17) 分页显示当前文件 ... A) 执行SPLIB B) 执行SPDOS C) 装载拼音模块D) 装载五笔字型输入模块(32) 在汉字输入状态下,按下Shift+a组合键后,输入了__。
上传时间: 2013-12-23
上传用户:zhoujunzhen
卡尔曼滤波器matlab源代码。 function [Y,PY,KC]=myKalman(x,A,B,Q,H,R,y0,P0) 这是我课程设计时做的。
标签: function myKalman matlab PY
上传时间: 2014-10-28
上传用户:agent
Verilog HDL硬件描述语言的教程
上传时间: 2015-04-04
上传用户:lnnn30