verilog hdl count24verilog hdl count24verilog hdl count24verilog hdl count24
标签： verilog count hdl 24
上传时间： 2017-06-24
上传用户：wpwpwlxwlx
verilog hdlverilog hdlverilog hdlverilog hdlverilog hdlverilog hdl
标签： hdlverilog verilog hdl
上传用户：2404
verilog 写的 电话计费器程序
标签： verilog 电话计费器 程序
上传时间： 2017-07-01
上传用户：cylnpy
产生VGA彩条信号(Verilog 语言）
标签： Verilog VGA 信号 语言
上传时间： 2013-12-18
上传用户：daguda
简单的 51单片机源程序－－数码管显示1－100计数器
标签： 100 51单片机 源程序 数码管显示
上传时间： 2014-11-18
上传用户：yimoney
一个时钟计数器，用VHDL语言编写，有24进制，60进制功能，能在实验平台上运行，
标签： 时钟 计数器
上传时间： 2013-12-29
上传用户：ainimao
用VERILOG写的8位十进制频率计 注释非常清晰 有助菜鸟学习
标签： VERILOG 8位 十进制 频率计
上传时间： 2013-12-09
上传用户：1966640071
用verilog HDL语言编写的家用空调温度控制器，可实现手动，自动控制两种模式，并可实现报警功能。
标签： verilog HDL 语言 编写
上传时间： 2013-12-24
上传用户：894898248
基于Quartus II的十进制加法计数器的项目设计，包含了项目文件和VHDL源代码
标签： Quartus 十进制 加法 计数器
上传时间： 2014-01-24
上传用户：亚亚娟娟123
an up down counter in verilog
标签： counter verilog down an
上传用户：赵云兴
