虫虫虫开发者社区

上传资源

Verilog+Code

Verilog+Code技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。

资源总数

500

Verilog+Code 热门资料

查看全部 500 份 →

verilog 编程有测试文档基于查表结构实现离散余弦变换dct 来源：opencores

verilog 编程有测试文档基于查表结构实现离散余弦变换dct 来源：opencores

2013-12-09 61 Verilog+Code

该工程是基于verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码

该工程是基于verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码，会用QUATUSII的人都应该知道如何使用，希望能给你带来帮助

2014-11-22 144 Verilog+Code

基于FPGA的多功能数字钟的设计与实现内附有详尽的Verilog HDL源码

基于FPGA的多功能数字钟的设计与实现内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等

2013-08-18 72 Verilog+Code

从算法设计到硬线逻辑的实现 Verilog HDL牛人编写的有关经典书籍

从算法设计到硬线逻辑的实现 Verilog HDL牛人编写的有关经典书籍，其中包含很多例子

2013-12-03 106 Verilog+Code

用于生成GF(2^m)有限域中常数乘法器的Verilog HDL源文件的C程序

用于生成GF(2^m)有限域中常数乘法器的Verilog HDL源文件的C程序

2016-01-15 56 Verilog+Code

一个verilog语言描写的同步fifo,包括:Fifo using declared registers for storage和Fifo using (model of) standard mem

一个verilog语言描写的同步fifo,包括:Fifo using declared registers for storage和Fifo using (model of) standard memory chip for storage...

2015-12-15 49 Verilog+Code

这是用Verilog HDL编好的2选一数据选择器可以直接使用没有密码

这是用Verilog HDL编好的2选一数据选择器可以直接使用没有密码

2014-01-25 183 Verilog+Code

一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.

一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.

2014-12-21 28 Verilog+Code