采用verilog hdl 语言实现整形dct算法
采用verilog hdl 语言实现整形dct算法，设计合理，算法简单，是红色逻辑开发板试验程序，值得一看。...
VeriLog-HDL技术资料
📦 资源总数：3279
💻 源代码：21737
📚 VeriLog-HDL全部资料 (3279个)
Verilog HDL Synthesis, A Practical Primer 学习Verilog HDL一本很不错的英文书
Verilog HDL Synthesis, A Practical Primer 学习Verilog HDL一本很不错的英文书，比较透彻...
verilog HDL 基础实验源码
verilog HDL 基础实验源码，比较实用...
verilog HDL 接口试验源代码
verilog HDL 接口试验源代码，比较实用。...
verilog HDL综合实验源代码
verilog HDL综合实验源代码，比较实用...
用Verilog HDL写的数字时钟,已经在开发板上验证过的,绝对原创,使用数码管进行显示!
用Verilog HDL写的数字时钟,已经在开发板上验证过的,绝对原创,使用数码管进行显示!...
占用资源少的verilog HDL uart接口；采用固定波特率115200
占用资源少的verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分频来修改波特率，模式为1个启始位，8位数据位，1个停止位；带1字节缓存；当缓存空时输出空信号...
verilog设计练习进阶,针对的读者是 verilog hdl的初学者。
verilog设计练习进阶,针对的读者是 verilog hdl的初学者。...
this is a verilog hdl language referance book , tell you the basic useage of this language.
this is a verilog hdl language referance book , tell you the basic useage of this language....
Quick Reference for Verilog HDL
Quick Reference for Verilog HDL...