虫虫虫开发者社区

上传资源

verilog HDL综合实验源代码

VHDL/FPGA/Verilog 532 K 121 次下载 2016-01-19

资源详细信息

文件格式

压缩包

文件大小

532 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2016-01-19 10:05

下载统计

121 次

所需积分

2 积分

verilog HDL综合实验源代码 - 资源详细说明

verilog HDL综合实验源代码，比较实用

verilog HDL综合实验源代码 - 源码文件列表

本资源包含 100 个源码文件支持在线预览，点击文件名即可查看

1

traffic.tan.rpt

2

traffic.map.eqn

3

traffic.qsf

4

.xhdl3.xref

5

traffic.qws

6

traffic.pin

7

traffic.map.rpt

8

traffic.done

9

traffic.pof

10

traffic.map.summary

11

traffic.fit.rpt

12

traffic.fit.eqn

13

traffic.qpf

14

traffic.tan.summary

15

traffic.asm.rpt

查看完整源码列表 (共 100 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载 verilog HDL综合实验源代码

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#VerilogHDL #综合实验 #FPGA

相关VHDL/FPGA/Verilog资源推荐