利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试...
利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试...
vhdl设计的简易数字钟,里面有报告的模板,设计思想,设计图,模块代码,简单易懂。...
用VHDL硬件描述语言,采用一种软件硬化的设计思路设计了控制器。将控制器划分成八个模块...
VHDL的数字钟,内含各个模块的源程序,可直接运行...
分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点, 然后结合FSK 信号的产生原理,给出了如何利用DSP Builder 模块库建立FSK 信号发生器模 ...
出租车计价器的计路程模块的源代码, vhdl语言开发。...
此程序为脉宽测量电路vhdl代码,能够对输入的脉冲信号用10HZ时钟进行计数,输出计数结果。主模块调用显示、计数、控制三个模块实现主体功能...
用VHDL硬件描述语言完成秒表的设计,分6个模块...
关于lcd的vhdl程序代码,分三个模块,经过验证无误...
关于vhdl对硬件接口8237的编程,可以在进行fpga/cpld设计是作为模块用到...