VHDL 语言

vhdl语言，实现数字钟的设计，用component实现

是vhdl语言，在fpga开发板上实现十进制技术（7段数码管显示），包括复位，清零，计数使能。

提供《VHDL语言教材》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 242 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《vhdl 语言入门》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 14428 K），包含相关硬件原理图参考、开发文档或源代码工程。

使用VHDL语言，对Altera公司的DE2开发板进行开发，本例实现了对板上7段数码管的显示，在niosiiIDE上基于硬件实现小灯的循环亮灭

vhdl语言开发，开发环境为QuartusII6.0和NIOS 6.0开发，是一个模拟交通灯的程序，其中用的芯片是stratix系列