一维DCT变换的VERILOG源码，可用于JPEG算法优化的参考。程序中用到的算法称为“扭卷积”，可参考相关IEEE paper
标签： VERILOG DCT 变换 源码
上传时间： 2016-01-22
上传用户：dsgkjgkjg
VERILOG VSIP core,用VERILOG语言编写，希望对各位朋友有所帮助！
标签： VERILOG VSIP core 语言
上传时间： 2014-12-06
上传用户：894898248
使用VERILOG编写分频器，包括奇分频和偶分频，可以进行任意奇偶分频
标签： VERILOG 编写 分频器
上传时间： 2016-01-23
上传用户：stvnash
用VERILOG实现了IIC接口与EEPROM存储器的接口设计，非常实用
标签： VERILOG EEPROM IIC 接口
上传时间： 2016-01-24
上传用户：邶刖
VERILOG语法基本入门讲义，主要内容包括VERILOG语言介绍，入门，缄默与仿真等。
标签： VERILOG 讲义
上传用户：lhc9102
VERILOG设计练习进阶,针对的读者是 VERILOG hdl的初学者。
标签： VERILOG hdl 进阶 初学者
上传时间： 2014-01-24
上传用户：thinode
keyboard 的VERILOG 代码 代码绝对经典
标签： keyboard VERILOG 代码
上传时间： 2013-12-21
上传用户：xiaohuanhuan
VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3
标签： CLK VERILOG 多时钟 应用于
上传时间： 2016-01-26
上传用户：wangchong
ps2_键盘控制器源码VERILOG源码，是一个不错的代码
标签： VERILOG 源码 ps 键盘控制器
上传时间： 2013-12-28
上传用户：努力努力再努力
VERILOG语言的书籍，非常适合学习VERILOG的人
标签： VERILOG 语言 书籍
上传用户：ruan2570406
