用verilog编写的fir滤波器程序
用verilog编写的fir滤波器程序,开发环境可以用ise quartus或active hdl等...
用verilog编写的fir滤波器程序,开发环境可以用ise quartus或active hdl等...
用verilog写的FIR滤波器,不错可以...
拿verilog编写的som(自适应神经网络算法),用于障碍物检测,基于FPGA可综合实验,已经在altera的cylcone上实现...
拿verilog和vhdl编写的串口通信代码(可综合)...
i2c总线verilog源代码 ,包括测试模块...