iic 总线 verilog 源代码 标准i2c总线， 有sda scl 时钟，频率自定
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
entries
200 B
包内组件
2
FILE
repository
18 B
包内组件
3
FILE
root
14 B
包内组件
4
FILE
entries (子目录 #2)
259 B
包内组件
5
FILE
repository (子目录 #2)
16 B
包内组件
6
FILE
root (子目录 #2)
14 B
包内组件
7
FILE
entries (子目录 #3)
293 B
包内组件
8
FILE
repository (子目录 #3)
13 B
包内组件
9
FILE
root (子目录 #3)
14 B
包内组件
10
FILE
entries (子目录 #4)
51 B
包内组件
11
FILE
repository (子目录 #4)
12 B
包内组件
12
FILE
root (子目录 #4)
14 B
包内组件