TESTBENCH

共 183 篇文章
TESTBENCH 相关的电子技术资料,包括技术文档、应用笔记、电路设计、代码示例等,共 183 篇文章,持续更新中。

双口Ram的VHDL Testbench

双口Ram的VHDL Testbench

DAC converter design with Verilog code and testbench

DAC converter design with Verilog code and testbench

用于verlilog自动产生testbench的脚本 用法:gen_tb <yourfilename>

用于verlilog自动产生testbench的脚本 用法:gen_tb <yourfilename>

一个8位微处理器的VHDL代码以及testbench

一个8位微处理器的VHDL代码以及testbench

用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

波形发生器

波形发生器,带TESTBENCH, 多平台 -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthesis check -- download from: www.fpga.com.cn & www.pld

一个简单状态机的.v文件

一个简单状态机的.v文件,含testbench

可以支持连续读写的i2cslave源码

可以支持连续读写的i2cslave源码,很适合作为master的testbench来用

testbench,VHDL的

testbench,VHDL的,适合初学者使用

FEATURES &#8226 16 bit PIPE Spec PCI Express Testbench &#8226 Link training &#8226 Initial Flo

FEATURES &#8226 16 bit PIPE Spec PCI Express Testbench &#8226 Link training &#8226 Initial Flow Control &#8226 Packet Classes for easy to build PHY,DLLP and TLP packets &#8226 DLLP 16 bit CR

testbench_book

testbench_book

是用verilog写得加法器以及计数器里面有测试文件(testbench)

是用verilog写得加法器以及计数器里面有测试文件(testbench),对于初学者来说这个可以用来参考下

8051单片机源码verilog版本 包括rtl

8051单片机源码verilog版本 包括rtl, testbench, synthesis

This project features a full-hardware sound compressor using the well known algorithm: IMA ADPCM.

This project features a full-hardware sound compressor using the well known algorithm: IMA ADPCM. The core acts as a slave WISHBONE device. The output is perfectly compatible with any sound play

怎样用VHDL写TESTBENCH.rar VHDL仿真

怎样用VHDL写TESTBENCH.rar VHDL仿真

crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a ver

crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a verilog module of byte paralle crc. CRC16_D8_m_tb.v is the testbench file of above module.

MD5算法的verilog实现

MD5算法的verilog实现,同时包含有testbench。

夏宇闻8位RISC_CPU的完整代码+TESTBENCH(已调试) modelsim工程文件

夏宇闻8位RISC_CPU的完整代码+TESTBENCH(已调试) modelsim工程文件,包括书中所测试的三个程序和相关数据,绝对可用~所有信号名均遵从原书。在论坛中没有找到testbench的,只有一个mcu的代码,但很多和书中的是不一样的,自己改了下下~`````大家多多支持啊~`我觉得书中也还是有些不尽如人意的地方,如clk_gen.v中clk2,clk4是没有用的,assign cl

ritting testbench 入门级的还有XILINX的一篇文档how to write a testbench。 你看看这个

ritting testbench 入门级的还有XILINX的一篇文档how to write a testbench。 你看看这个,看思想。

spi bootloader详细资料

spi bootloader详细资料,里面包含C代码和VHDL代码以及testbench以及相关的说明文档,有兴趣的朋友可以下来看看。