ModelSim TestBench的VHDL模版
ModelSim TestBench的VHDL模版...
TESTBENCH技术资料
📦 资源总数：183
💻 源代码：2392
testbench是一种验证的手段。首先，任何设计都是会有输入输出的。但是在软环境中没有激励输入，也不会对你设计的输出正确性进行评估。那么此时便有一种，模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验，这个就是testbench的含义。
🔥 TESTBENCH热门资料
查看全部183个资源 »how to write testbench,use vhdl
how to write testbench,use vhdl...
如何写testbench教程
如何写testbench教程，适用于初学者...
Simple shift register with testbench in vhdl
Simple shift register with testbench in vhdl...
Verilog-testbench的写法
该文档对Verilog-testbench的写法进行了很好的总结，是一份不错的资料...
💻 TESTBENCH源代码
查看更多 »📂 TESTBENCH资料分类