TESTBENCH

testbench是一种验证的手段。首先,任何设计都是会有输入输出的。但是在软环境中没有激励输入,也不会对你设计的输出正确性进行评估。那么此时便有一种,模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验,这个就是testbench的含义。

85 份资源

TESTBENCH 热门资料

PDF文档

很不错的testbench经典教程,适合初级入门...

2 次下载
PDF文档

用于Verilog编写测试分支文件,产品初期的仿真验证软件...

3 次下载
PDF文档

详细描述了如何去书写testbench,搭建仿真环境,验证平台...

PDF文档

modelsim仿真实例,对于初学着来说是很好的例子、可以看看...

1 次下载
PDF文档

该文档为verilog-testbench教程总结文档,是一份不错的参考资料,感兴趣的可以下载看看,,,,,,,,,,,,,,,,,...

1 次下载
PDF文档

testbench设计技巧和策略。。。。。。。。。。...

4 次下载
PDF文档

用于写测试程序,让项目开发的周期验证时间更加的段,有助于降低开发成本和时间...

8 次下载
PDF文档

怎样写testbench-xilinx  在ISE 环境中, 当前资源操作窗显示了资源管理窗口中选中的资源文件能进行的相关操作。在资源管理窗口选中了 testbench 文件后,在当前资源操作窗显示的 ModelSim Simul...

51 次下载