Static+PLL 热门资料

汇集 Static+PLL 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。

收录资源 250 份 全站深度检索
共匹配 250 份工程资源 · 第 25 / 25 页
PDF文档

pll 相關paper,可參考! 內含各模塊架構及模擬，歡迎參考!

1 次下载
电子书籍

实现锁相环的功能，即输出与输入信号同频率同相位的信号

1 次下载
源码文件

DDS（直接数字频率合成）技术是一门在频率合成领域的新兴技术，具有响应时间短，精度高等优点。而PLL（Phase Locked Loop）锁相环技术虽然工作速度慢，但稳定可靠。VXI 总线具有

1 次下载
压缩工程

PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，…