Static+PLL 热门资料

在Codewarrior下编译通过，用于飞思卡尔智能车竞赛光电组AD、SCI模块

04 calgary PhD Improving Tracking Performance of PLL in High Dynamic Applications.pdf

PLL锁相环实现时钟提取，经过验证可以使用

用c语言实现的pll锁相环。用于仿真信号锁相。

DDS-AD9851和PLL的详细应用(包括单片机的初始化)这是一份非常不错的资料，欢迎下载，希望对您有帮助！

应用FPGA，采用PLL频率合成技术，设计出半整数\整数频率合成器，输出范围为1Khz-999.5Khz，步进频率可达到0.5Khz，经过验证性能很好！

PLL芯片MB1504编程参考（汇编）PLL芯片MB1504编程参考（汇编）PLL芯片MB1504编程参考（汇编）PLL芯片MB1504编程参考（汇编）

用于对ADI公司PLL芯片仿真，可以快速有效的对ADI的锁相环芯片进行仿真。

Abstract: The MAX3670 low-jitter clock generator is a monolithic phase-locked loop (PLL) that uses a

·摘要： 介绍了一种用于DSP内嵌锁相环的低功耗、高线性CMOS压控环形振荡器.电路采用四级延迟单元来获得相位相差90.的正交输出时钟,每级采用调节电流源大小,改变电容放电速度的方式.基于SMIC 0.35μm CMOS工艺模型的仿真结果表明,电路可实现2MH…