应用FPGA,采用PLL频率合成技术,设计出半整数\整数频率合成器,输出范围为1Khz-999.5Khz,步进频率可达到0.5Khz,经过验证性能很好!
资源简介:基于MC145159的PLL频率合成器设计与实现 介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系...
上传时间: 2014-01-17
上传用户:虫虫虫虫虫虫
资源简介:基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序
上传时间: 2013-08-06
上传用户:taozhihua1314
资源简介:基于FPGA的直接数字合成器的设计与分析的代码程序,代码格式为VHDL
上传时间: 2013-09-02
上传用户:ifree2016
资源简介:用vhdl编写的基于FPGA的数字频率计程序算法
上传时间: 2013-09-07
上传用户:chfanjiang
资源简介:用vhdl编写的基于FPGA的数字频率计程序算法
上传时间: 2015-05-03
上传用户:ruixue198909
资源简介:基于FPGA的直接数字合成器的设计与分析的代码程序,代码格式为VHDL
上传时间: 2015-06-09
上传用户:huql11633
资源简介:基于FPGA的数字频率计,超大范围测量,误差非常之小,内含详细程序
上传时间: 2014-01-22
上传用户:chens000
资源简介:2001年全国大学生电子设计竞赛“索尼杯”得主——调频收音机 本调频收音机主要由索尼公司的FM/AM收音机芯片CXA1019、ROHM公司的PLL频率合成器BU2614(本刊网站上提供了该芯片的资料)和单片机组成。系统以单片机AT89C51为控制核心,实现全频搜索、指定频率范围...
上传时间: 2013-12-16
上传用户:123啊
资源简介:基于FPGA的数字频率计的设计,可测量从1hz到10000hz,误差在1hz以内,是EDA课程学习很好的实例。
上传时间: 2014-01-02
上传用户:wang5829
资源简介:基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序
上传时间: 2013-11-25
上传用户:ruan2570406
资源简介:基于FPGA的直接数字频率合成器的设计与实现.
上传时间: 2013-08-21
上传用户:hphh
资源简介:基于FPGA的直接数字频率合成器的设计与实现.
上传时间: 2013-12-15
上传用户:jyycc
资源简介:基于FPGA的直接数字频率合成器(DDS)设计 (源程序)
上传时间: 2014-07-21
上传用户:ainimao
资源简介:该文档为基于FPGA的直接数字频率合成器的设计和实现概述文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2022-01-07
上传用户:kent
资源简介:基于FPGA和PLL的函数信号发生器时钟部分的实现
上传时间: 2013-08-08
上传用户:xzt
资源简介:基于FPGA的DDS信号发生器的简单实现。这种方法简单可靠、控制方便,且具有很高的频率分辨率和转换速度,非常适合快速跳频通信的要求。 DDS(直接数字合成)是近年来迅速发展起来的一种新的频率合成方法。
上传时间: 2013-08-13
上传用户:zl5712176
资源简介:为了满足对随机数性能有一定要求的系统能够实时检测随机数性能的需求,提出了一种基于FPGA的随机数性能检测设计方案。根据NIST的测试标准,采用基于统计的方法,在FPGA内部实现了对随机序列的频率测试、游程测试、最大游程测试、离散傅里叶变换测试和二元矩阵...
上传时间: 2013-11-13
上传用户:lliuhhui
资源简介:为了实现低成本的MEMS惯性测量组合应用于现有应用系统或测试系统,提出了一种基于FPGA的MIMU信号处理技术方案,并完成系统的软硬件设计。该系统实现了采集现有MIMU输出的RS422数字信号,将其转换为目前激光或光纤陀螺的脉冲调制频率信号,使之能够应用于现有...
上传时间: 2013-10-13
上传用户:yulg
资源简介: 在软件无线电数字接收机中,从AD前端采集过来的数字信号频率高达72 MHz,如此高的频率使得后端DSP不能直接完成相关的数字信号处理任务。因此合理的设计基于FPGA的DDC,以降低数字信号频率,方便后端DSP实时完成相关的数字信号处理任务就显得尤为重要。...
上传时间: 2014-12-28
上传用户:432234
资源简介:基于FPGA的新的DDS+PLL时钟发生器
上传时间: 2014-01-07
上传用户:ma1301115706
资源简介:这是一个基于FPGA的频率计和相位计的设计方案
上传时间: 2015-11-12
上传用户:TRIFCT
资源简介:AV系统数字调谐PLL频率合成器的单片机控制 文章利用LC7218PLL频率合成器在AV领域的电调谐功能,提出了一个TV/FM/AM全景接收机设计方案,重点设计分析了LC7218与单片机之间的I/O数据结构,显示了它优良的性能。
上传时间: 2014-01-14
上传用户:凤临西北
资源简介:一种基于锁相环的数字频率合成器的设计
上传时间: 2016-05-26
上传用户:wpt
资源简介:基于FPGA的DDS信号发生器的简单实现。DDS(直接数字合成)是近年来迅速发展起来的一种新的频率合成方法。这种方法简单可靠、控制方便,且具有很高的频率分辨率和转换速度,非常适合快速跳频通信的要求。
上传时间: 2017-02-06
上传用户:caiiicc
资源简介:基于FPGA和PLL的函数信号发生器时钟部分的实现
上传时间: 2013-12-18
上传用户:lht618
资源简介:基于FPGA的频率计模块设计,带quartus下的图形文件
上传时间: 2017-04-22
上传用户:xcy122677
资源简介:基于FPGA的自适应数字频率计,测量范围1Hz-99.9MHz
上传时间: 2013-12-23
上传用户:ztj182002
资源简介:基于FPGA的频率相位可调DDS信号发生器
上传时间: 2017-06-09
上传用户:stvnash
资源简介:基于FPGA的等精度数字频率计实现等精度的频率计
上传时间: 2013-12-28
上传用户:jyycc
资源简介:基于FPGA 的直接数字频率合成信号发生器(DDS)设计
上传时间: 2017-09-14
上传用户:拔丝土豆