搜索：STD_LOGIC

8255芯片 ENTITY a8255 IS PORT( RESET : IN std_logic; CLK : IN std_logic; nCS : IN std_logic; nRD : IN std_logic; nWR : IN std_logic; A : IN std_logic_vector (1 DOWNTO 0); DIN : IN std_logic_vector (7 DOWNTO 0); PAIN ...

--串口通信电路 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity sci is port(clksci: in std_logic; rxd: in std_logic; rst: in std_logic; rxdfout: out std_logic; txd: out std_logic; lpt: ...

library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; ---- Uncomment the following library declaration if instantiating ---- any Xilinx primitives in this code. --library UNISIM; --use UNISIM.VComponents.all; entity ...

VHDL编写的4选一数据选择器 entity mux41a is        port(a,b:in std_logic;                s1,s2,s3,s4:in std_logic;         &n ...

状态机设计:8.1.1 数据类型定义语句TYPE语句的用法如下：TYPE 数据类型名IS 数据类型定义OF 基本数据类型;或TYPE 数据类型名IS 数据类型定义;TYPE st1 IS ARRAY ( 0 TO 15 ) OF STD_LOGIC ;TYPE week IS (sun，mon，tue，wed，thu，fri，sat) ; 8.1.1 数据类型定义语句TYPE m_state IS ( st0，st1，st2 ...

本文介绍了VHDL，一种硬件描述语言，以及它在描述数字电路时的结构。我们还将介绍一些介绍性示例电路描述，并触及“std_logic”和“bit”数据类型之间的区别。VHDL是数字电路设计中常用的硬件描述语言（HDL）之一。VHDL代表VHSIC硬件描述语言。反过来，VHSIC代表超高速集成电路。VHDL于1981年左右由美 ...