源码文件
module MUX2_1c(out,a,b,sel); output out; input a,b,sel; assign out = sel ? b : a; endmodule
SEL-321 源代码
汇集 SEL-321 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 38 / 50 页
源码文件
module MUX2_1c(out,a,b,sel); output out; input a,b,sel; assign out = sel ? b : a; endmodule
源码文件
module MUX2_1c(out,a,b,sel); output out; input a,b,sel; assign out = sel ? b : a; endmodule
源码文件
module MUX2_1c(out,a,b,sel); output out; input a,b,sel; assign out = sel ? b : a; endmodule
源码文件
module MuxH(sel,reset,H); input reset; input[2:0] sel; output[7:0] H; reg[7:0] H,H0,H1,H2,H3,H4,H5,H6,H7; always @(reset or sel)…
源码文件
module MUX2_1c(out,a,b,sel); output out; input a,b,sel; assign out = sel ? b : a; endmodule
源码文件
module MUX2_1c(out,a,b,sel); output out; input a,b,sel; assign out = sel ? b : a; endmodule
源码文件
DLSL 1 AA.VHDLVIEW U0600250.DLS AA-BBB_ARC.SYNTHESISVIEW U5144642.DLS AA-BBB_ARC.VHDLVIEW U4760908.DLS SEL.VHDLVIEW U5688779.…
源码文件
vendor_name = ModelSim source_file = 1, D:/Quartus2/RAM/RAM.v source_file = 1, D:/Quartus2/RAM/RAM.vwf design_name = RAM insta…
源码文件
module MUX2_1c(out,a,b,sel); output out; input a,b,sel; assign out = sel ? b : a; endmodule