PLL

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

共 214 份资源
源代码 8,888

PLL 热门资料

查看全部 214 份 →

PLL 源代码

查看全部 8,888 份 →
pll
pll
pll
pll
pll
pll.c

PLL技术资料简介

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

相关技术领域： pll 倍频 锁相环技术 分频 3670 fpga lattice xp2 vhd testbench pllTB VHDL