学习使用HDL Bencher生成测试积累
学习使用HDL Bencher生成测试积累,并直接调用ModelSim进行仿真的方法....
学习使用HDL Bencher生成测试积累,并直接调用ModelSim进行仿真的方法....
VHDL 关于2DFFT设计程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be seen in the following section. u 2dfft.vhd: The t...
汉明码的编结码模块,用verilog写成,为Modelsim下的一个工程。...
QPSK的VERLOG源码,在MODELSIM下的一个工程,有测试向量。...
数字琐相环DPLL的VERLOG代码,MODELSIM下的工程,有测试文件...