Run Pac-man Game Based on 8086/8088 FPGA IP Core
上传时间： 2013-08-23
上传用户：JamesB
arm9_fpga2_verilog是一个可以综合的用verilog写的arm9的ip软核，对学习arm和FPGA开发有帮助。
上传时间： 2013-08-23
上传用户：xlcky
SDRAM控制模块；图象采集系统说明性稳当；DSP图象采集系统。SDRAM作为存储器。
上传时间： 2013-08-23
上传用户：plsee
自己设计的Smartcard功能模块，已经通过vcs仿真和FPGA验证，可以使用。
上传时间： 2013-08-26
上传用户：小鹏
Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。
上传时间： 2013-08-28
上传用户：asdfasdfd
fpga cpld 常见模块设计，包括基于fpga 的全数字锁向环，基于fpga cpld 的半整数分频器的设计等，很有用
上传时间： 2013-08-30
上传用户：mhp0114
CPLD、FPGA在EL显示模块及接口电路中的应用,cpld实现数字电路取代，fpga取代液晶显示专用控制芯片。
上传时间： 2013-08-31
上传用户：181992417
一个很好的VHDL实现的功能模块程序,希望你可以用的上!
上传时间： 2013-09-02
上传用户：gxy670166755
关于FPGA的一些常识及含IP核的VHDL设计源代码。
上传时间： 2013-09-03
上传用户：tsfh
本人编写的FPGA光电编码器输入模块,没有实验,但仿真基本实现,希望有参考价值.
上传时间： 2013-09-03
上传用户：s363994250
