高性能FPGA可配置存储器的IP核设计.rar
可配置静态存储器(SRAM)模块是现场可编程门阵列(FPGA)的重要组成部分,它必须尽量满足用户不同的需要,所以要有良好的可配置性能。本文设计了一款深亚微米工艺下的4-Kb高速双端口可配置静态存储器(...
IP核设计技术资料下载专区,收录10,000份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
可配置静态存储器(SRAM)模块是现场可编程门阵列(FPGA)的重要组成部分,它必须尽量满足用户不同的需要,所以要有良好的可配置性能。本文设计了一款深亚微米工艺下的4-Kb高速双端口可配置静态存储器(...
当前,随着电子技术的飞速发展,智能化系统中需要传输的数据量日益增大,要求数据传送的速度也越来越快,传统的数据传输方式已无法满足目前的要求。在此前提下,采用高速数据传输技术成为必然,DMA(直接存储器访...
该文档为FPGA_ASIC-NiosSoC系统中的BCH编解码IP核的设计讲解文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………...
当前,随着电子技术的飞速发展,智能化系统中需要传输的数据量日益增大,要求数据传送的速度也越来越快,传统的数据传输方式已无法满足目前的要求。在此前提下,采用高速数据传输技术成为必然,DMA(直接存储器访...
研究了C8051 微控制器IP 软核的参数化设计。首先介绍了指令系统的设计,其次从可重配置的存储器容量、可取舍的并行输入/输出端口、是否产生UART 和定时/计数器模块,以及可重配置的乘法器等...
本文提出了一种运动控制器软IP 的设计方案,该控制器可以控制4 个轴的步进电机或数字伺服电机,可以进行各轴独立的定位控制、速度控制,也可任选2 轴或3 轴来进行直线、圆弧和位模式插补。文中介绍了其系统...