虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

HRVAS时频分析

  • 高阶谱分析工具箱

    高阶谱分析工具箱,有常见的参数模型高阶谱估计,DOA估计和时延估计

    标签: 工具箱

    上传时间: 2013-12-27

    上传用户:lixinxiang

  • 由十其强人的功能而被广泛应{IJ十很多工程领域。在扩频通信

    由十其强人的功能而被广泛应{IJ十很多工程领域。在扩频通信,},通常的做法是{IJ扩频序列J信号和乘, 从而得到频谱的扩展或扭缩,因而扩频序列的性能直接决定着通信质量。伪随机序列,},的m序列和Cold序列最常{}J们一扩 频序列。该文首先简中介绍了m序列和Cold序列的原理、性能和构造方法.接着在MAfLAB }}})IJ M语言编程实现它们的产 生和分析。仿真结果验证了该方法的正确性和可行性。该方法简练直观,适合工程技术人员参考。

    标签: 工程领域 扩频通信

    上传时间: 2014-12-20

    上传用户:frank1234

  • 针对汉语的fujisaki模型基频曲线参数提取的文章

    针对汉语的fujisaki模型基频曲线参数提取的文章,做韵律分析和合成必读的文章

    标签: fujisaki 汉语 模型 基频

    上传时间: 2016-05-12

    上传用户:agent

  • 根据信号分析技术的特点和发展要求

    根据信号分析技术的特点和发展要求,本文结合DSP、USB与EDA技术提出了基于DSP的USB口实时动态信号分析系统。论述了系统的软硬件 实现,尤其重点详细描述了基于USB技术的通信模块的实现。

    标签: 信号 分析技术 发展

    上传时间: 2016-05-18

    上传用户:ANRAN

  • VHDL分频器

    VHDL分频器,利用分频比较错法,要实现K=324/28=8.3571428571...的分频周期为28,18个8分频和10个9分频循环,所以设一个0到27的循环计数器,每当1、4、7、10、13、16、19、22、27时进行9分频,其他时为8分频;为使占空比尽量接近50%,需要在每一个8或9分频中设定一下输出几个时钟的0和1。

    标签: VHDL 分频器

    上传时间: 2013-11-29

    上传用户:1079836864

  • 杨大成的《移动传播环境》 从别的地方下载的 版权归作者所有 本书内容包括:理论分析移动传播环境所常用的概率论、随机过程及矩阵等基础知识;地球表面均匀大气中的电波传播、室外传播模型

    杨大成的《移动传播环境》 从别的地方下载的 版权归作者所有 本书内容包括:理论分析移动传播环境所常用的概率论、随机过程及矩阵等基础知识;地球表面均匀大气中的电波传播、室外传播模型,室内无线传播及覆盖,小尺度衰落信道,标量信道建模及其仿真,矢量信道建模及其仿真等。 书中专门介绍了空-时矢量信道模型、多输入-多输出(MIMO)信道模型,使读者既便于对无线传播环境的基本概念和理论的理解,也能深刻感受到移动传播环境分析方法的演进。此外,本书附录列出了一些常用信道模型的建模、仿真源代码,以方便读者参考。 本书内容详实,在技术上有较高的参考价值,适合于从事电信工作的工程技术及研究人员使用,并可作为高等院校通信专业的教学用书或参考书。

    标签: 移动 环境

    上传时间: 2014-07-08

    上传用户:lijianyu172

  • 各种雷达脉冲压缩信号的时域

    各种雷达脉冲压缩信号的时域,频域以及模糊函数仿真

    标签: 雷达 脉冲压缩 信号 时域

    上传时间: 2016-05-31

    上传用户:lwwhust

  • 不考虑多径干扰时在高斯白噪声和瑞利衰落信道条件下QPSK的调制解调过程

    不考虑多径干扰时在高斯白噪声和瑞利衰落信道条件下QPSK的调制解调过程, 并采用准分析法完成误码性能的计算。仿真过程包括仿真信号产成,滤波器设置,QPSK调制,加入高斯白噪声,通过锐利信道衰落,QPSK解调,误码率计算等几部分

    标签: QPSK 多径 信道 干扰

    上传时间: 2014-11-07

    上传用户:l254587896

  • ami信号的波形图。包括时域波形

    ami信号的波形图。包括时域波形,和频域波形

    标签: ami 信号 波形图 时域

    上传时间: 2013-12-12

    上传用户:源码3

  • 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL

    分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太严格的设计,通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源,再者,这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频:偶数倍分频应该是大家都比较熟悉的分频,通过计数器计数是完全可以实现的。如进行N倍偶数分频,那么可以通过由待分频的时钟触发计数器计数,当计数器从0计数到N/2-1时,输出时钟进行翻转,并给计数器一个复位信号,使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。

    标签: altera FPGA PLL 分频器

    上传时间: 2016-06-14

    上传用户:wpwpwlxwlx