FPGA的机器人<b>视觉</b>系统

基于FPGA的随机数性能检测设计

为了满足对随机数性能有一定要求的系统能够实时检测随机数性能的需求，提出了一种基于FPGA的随机数性能检测设计方案。根据NIST的测试标准，采用基于统计的方法，在FPGA内部实现了对随机序列的频率测试、游程测试、最大游程测试、离散傅里叶变换测试和二元矩阵秩测试。与现在常用的随机数性能测试软件相比，该设计方案，能灵活嵌入到需要使用随机数的系统中，实现对随机性能的实时检测。实际应用表明，该设计具有使用灵活、测试准确、实时输出结果的特点，达到了设计要求。

标签： FPGA 随机数性能检测

上传时间： 2013-11-13

上传用户：lliuhhui
基于FPGA的MIMU信号处理技术研究

为了实现低成本的MEMS惯性测量组合应用于现有应用系统或测试系统，提出了一种基于FPGA的MIMU信号处理技术方案，并完成系统的软硬件设计。该系统实现了采集现有MIMU输出的RS422数字信号，将其转换为目前激光或光纤陀螺的脉冲调制频率信号，使之能够应用于现有应用系统或测试系统。实际应用表面，该系统能够实现预期功能，达到了设计要求。

标签： FPGA MIMU 信号处理技术研究

上传时间： 2013-10-13

上传用户：yulg
基于FPGA的无人机控制器设计与实现

根据无人机系统的控制特点，提出了一种基于FPGA的无人机控制器设计方案，并完成了该方案的软硬件设计。该方案将键盘扫描、AD采样、指令编码与显示和指令异步串行发送等功能模块集成到FPGA内部，简化了控制器硬件结构。实际应用表明，该无人机控制器具有指令群延时低、功能可扩展性强等优点，能够满足使用要求。

标签： FPGA 无人机制器设计

上传时间： 2013-11-24

上传用户：南国时代
基于FPGA的激光测距回波信号高速采集研究

在激光测距系统中，微弱回波信号的检测处理一直是一个难题。本文主要讨论了激光测距接收系统的实现方法，这种测距方法既适用于短距离的测量又适用于长距离的测量。首先介绍了脉冲式激光测距的原理，在此原理的基础上，结合FPGA的高速信号处理能力，设计了高精度激光测距接收系统，并设计了回波信号接收与计数电路模块。

标签： FPGA 激光测距回波信号高速采集

上传时间： 2013-10-19

上传用户：dxxx
基于FPGA的实时视频信号处理平台的设计

提出一种基于FPGA的实时视频信号处理平台的设计方法，该系统接收低帧率数字YCbCr 视频信号，对接收的视频信号进行格式和彩色空间转换、像素和，利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高，最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现，采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。

标签： FPGA 实时视频信号处理平台

上传时间： 2013-11-10

上传用户：sjb555
基于DSP+FPGA的磁铁电源控制器的设计

介绍了一种基于DSP和FPGA的磁铁电源控制器的设计方案，阐述了该控制器硬件系统的组成，包括信号调理电路、中间数据处理部分、后端的驱动电路。同时给出了DSP和FPGA之间通过SPI接口通信的具体流程和输出PWM波形死区部分的控制流程。设计的磁铁电源控制器有很好的控制和运算能力，同时具有很好的灵活性和可靠性。

标签： FPGA DSP 磁铁电源控制器

上传时间： 2014-01-27

上传用户：suicoe
基于FPGA的数字稳定校正单元的实现

　　为了实现对非相干雷达的接收相参处理，基于数字稳定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL编程语言，设计了一种基于FPGA的DSU硬件实现方法。实验结果表明基于FPGA的DSU方法可以提高程序的执行效率和系统的实时性，可实现非相参雷达的相参化功能。

标签： FPGA 数字稳定校正

上传时间： 2013-10-14

上传用户：603100257
基于FPGA的DDC设计及仿真

在软件无线电数字接收机中，从AD前端采集过来的数字信号频率高达72 MHz，如此高的频率使得后端DSP不能直接完成相关的数字信号处理任务。因此合理的设计基于FPGA的DDC，以降低数字信号频率，方便后端DSP实时完成相关的数字信号处理任务就显得尤为重要。在很多数字信号处理系统中，数字信号频率是非常高的，而后端数字信号处理器件几乎不能满足系统的实时性要求，此时通过合理的设计DDC就可以解决上述问题。

标签： FPGA DDC 仿真

上传时间： 2014-12-28

上传用户：432234
基于FPGA的DDS IP核设计方案

以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成，利用 SOPC技术，在一片 FPGA 芯片上实现了整个信号源的硬件开发平台，达到既简化电路设计、又提高系统稳定性和可靠性的目的。

标签： FPGA DDS IP核设计方案

上传时间： 2013-11-06

上传用户：songkun
基于FPGA的手持设备MPU功耗解决方案

在基于ASIC或FPGA的设计中，设计人员必须认真考虑某些性能标准，他们面临的挑战主要体现在面积、速度和功耗方面。　　与ASIC一样，供应商在FPGA设计中也需要应对面积和速度的挑战。随着门数不断增加，FPGA需要更大的面积和尺寸来适应更多的应用，设计工具需要采用更好的算法以便更有效地利用面积。不断演进的FPGA技术也给设计人员带来一系列新的挑战，电源利用率就是其中之一，这对于为手持或便携式设备设计基于FPGA的嵌入式系统来说是急需解决的问题。

标签： FPGA MPU 手持设备功耗

上传时间： 2013-11-14

上传用户：wkchong