N+缓冲层设计对PT-IGBT器件特性的影响至关重要。文中利用Silvaco软件对PT-IGBT的I-V特性进行仿真。提取相同电流密度下，不同N+缓冲层掺杂浓度PT-IGBT的通态压降，得到了通态压降随N+缓冲层掺杂浓度变化的曲线，该仿真结果与理论分析一致。对于PT-IGBT结构，N+缓冲层浓度及厚度存在最优值，只要合理的选取可以有效地降低通态压降。
上传时间： 2013-11-12
上传用户：thesk123
为降低大功率开关电源设计时功率器件的选择、开关频率和功率密度的提高所面临的困难，改善单电源供电的可靠性，设计并制作程控开关电源并联供电系统。系统由2个额定输出功率为16 W的8 V DC/DC模块构成的程控开关电源并联供电系统。以STM32F103微控制器为核心芯片，通过程序控制内部DAC调节PWM主控芯片UC3845的反馈端电压，使DC/DC模块输出电压产生微小变动，进而可调整DC/DC模块的输出电流并实时分配各DC/DC模块的输出电流，软件采用PI算法。试验表明，系统满载效率高于80.23%，电流分配误差最大为1.54%；电源输出在1 s内快速达到稳态；系统以4.5 A为阈值实现过流保护和自恢复功能。
上传时间： 2013-11-15
上传用户：王庆才
电力电子技术介绍
标签： Applications Electronics Converters Design
上传时间： 2013-10-30
上传用户：1142895891
分析了高频整流电路输入电流的谐波特性，并在高频整流电路的基础上进行了改进，分别加入了并联谐振电路和低通滤波器。利用Multisim构建了仿真模型，给出了仿真模型中电路的参数，得到了仿真结果。仿真结果表明，高频整流电路的改进设计方法可有效地抑制电源模块输入电流的谐波
上传时间： 2013-11-09
上传用户：Artemis
利用RC高通电路的思想，针对LDO提出了一种新的瞬态增强电路结构。该电路设计有效地加快了LDO的瞬态响应速度，而且瞬态增强电路工作的过程中，系统的功耗并没有增加。此LDO芯片设计采用SMIC公司的0.18 μm CMOS混合信号工艺。仿真结果表明：整个LDO是静态电流为3.2 μA；相位裕度保持在90.19°以上；在电源电压为1.8 V，输出电压为1.3 V的情况下，当负载电流在10 ns内由100 mA降到50 mA时，其建立时间由原来的和28 μs减少到8 μs；而在负载电流为100 mA的条件下，电源电压在10 ns内，由1.8 V跳变到2.3 V时，输出电压的建立时间由47 μs降低为15 μs。
上传时间： 2013-12-20
上传用户：niumeng16
为了提高现有路灯的供电效率，开发设计了单灯恒流的供电模式，在每个路灯上安装一个体积很小的的恒流源，以保障给LED灯提供稳定、高效的恒流供电。在恒流源模块中，恒流源芯片HV9910B可以实现了高于70 V的电压的输入，在不同的输入电压下，恒流源芯片工作在恒定关断模式下，控制输出BUCK电路中的开关MOSE的占空比，以输出恒定2.2 A的电流，LED灯串联起来作为负载，效率达到了91%以上。
上传时间： 2013-11-08
上传用户：yczrl
AD7280A菊花链从它监控的电池单元获得电源。ADuM5401集成一个DC/DC转换器，用于向ADuM1201的高压端供电，向AD7280A SPI接口提供VDRIVE电源，以及向AD7280A菊花链电路提供关断信号。如果BMS低压端的+5 V电源被拉低，则隔离器和AD7280A菊花链关断。同样，如果来自BMC的PD信号变为低电平，通过ADG849开关路由的ADuM5401低压电源将被拉低，这也会使隔离器和AD7280A菊花链发生硬件关断。
上传时间： 2013-12-14
上传用户：D&L37
基于1 μm 40V BCD 工艺，使用Cadence软件对原边反馈AC/DC控制器进行仿真和分析。线补偿技术可以使原边反馈AC/DC电路获得很好的负载调整率，抵消电感上所消耗的电压和整流二极管上的压降，使输出达到的最佳值。在输入加220 V交流电压时，输出结果最大值为5.09 V，最小值为5 V，最大负载调整率为9.609%。
上传时间： 2013-10-20
上传用户：sglccwk
In industrial applications, high voltage power supply spikes with durations ranging from a few microseconds to hundreds of millisecondsare commonly encountered. The electronics in these systems must not only survive transient voltage spikes, but in many cases alsooperate reliably throughout the event.
上传时间： 2013-11-07
上传用户：redmoons
基于SMIC0.35 μm的CMOS工艺，设计了一种高电源抑制比，同时可在全工艺角下的得到低温漂的带隙基准电路。首先采用一个具有高电源抑制比的基准电压，通过电压放大器放大得到稳定的电压，以提供给带隙核心电路作为供电电源，从而提高了电源抑制比。另外，将电路中的关键电阻设置为可调电阻，从而可以改变正温度电压的系数，以适应不同工艺下负温度系数的变化，最终得到在全工艺角下低温漂的基准电压。Cadence virtuoso仿真表明：在27 ℃下，10 Hz时电源抑制比（PSRR）-109 dB，10 kHz时（PSRR）达到-64 dB；在4 V电源电压下，在-40～80 ℃范围内的不同工艺角下，温度系数均可达到5.6×10-6 V/℃以下。
上传时间： 2014-12-03
上传用户：88mao
