采用电流模脉宽调制控制方案的电池充电芯片设计,锯齿波信号的线性度较好,当负载电路减小时,自动进入Burst Mode状态提高系统的效率。整个电路基于1.0 μm 40 V CMOS工艺设计,通过Hspice完成了整体电路前仿真验证和后仿真,仿真结果表明,振荡电路的性能较好,可广泛应用在PWM等各种电子电路中。
上传时间： 2014-12-23
上传用户：kangqiaoyibie
分析了调幅信号和载波信号之间的相位差与调制信号的极性的对应关系,得出了相敏检波电路输出电压的极性与调制信号的极性有对应关系的结论。为了验证相敏检波电路的这一特性,给出3 个电路方案,分别选用理想元件和实际元件,采用Multisim 对其进行仿真实验,直观形象地演示了相敏检波电路的鉴相特性,是传统的实际操作实验所不可比拟的。关键词:相敏检波;鉴相特性;Multisim;电路仿真 Abstract : The corresponding relation between modulation signal polarity and difference phases of amplitudemodulated signal and the carrier signal ,the polarity of phase2sensitive detecting circuit output voltage and the polarity of modulation signal are correspondent . In order to verify this characteristic ,three elect ric circuit s plans are produced ,idea element s and actual element s are selected respectively. Using Multisim to carry on a simulation experiment ,and then demonst rating the phase detecting characteristic of the phase sensitive circuit vividly and directly. Which is t raditional practical experience cannot be com pared.Keywords :phase sensitive detection ;phase2detecting characteristic ;Multisim;circuit simulation
上传时间： 2013-11-23
上传用户：guanhuihong
•Founded in Jan. 08, 2001 in Shanghai, China.•Fabless IDH focused on Analog & Mixed Signal Chip design & marketing •Over 100 IC introduced.•Over 200 OEM Customer worldwide•ISO-9000 Certified•Distribution Channel in Taiwan, China & Japan To achieve 100% customer satisfactionby producing the technically advanced product with the best quality, on-time delivery and service. Leverages on proprietary process and world-class engineering team to develop innovative & high quality analog solutions that add value to electronics equipment.
标签： Circuit Analog Design Porta
上传时间： 2013-10-24
上传用户：songnanhua
设计了一种用于高速ADC中的全差分套筒式运算放大器.从ADC的应用指标出发,确定了设计目标,利用开关电容共模反馈、增益增强等技术实现了一个可用于12 bit精度、100 MHz采样频率的高速流水线(Pipelined)ADC中的运算放大器.基于SMIC 0.13 μm,3.3 V工艺,Spectre仿真结果表明,该运放可以达到105.8 dB的增益,单位增益带宽达到983.6 MHz,而功耗仅为26.2 mW.运放在4 ns的时间内可以达到0.01%的建立精度,满足系统设计要求.
上传时间： 2013-10-16
上传用户：563686540
This reference design (RD) features a fullyassembled and tested surface-mount printed circuitboard (PCB). The RD board utilizes the MAX48851:2 or 2:1 multiplexer and other ICs to implement acomplete video graphics array (VGA) 8:1multiplexer.VGA input/output connections are provided to easilyinterface the MAX4885 RD board with VGAcompatibledevices. The RD board gives the optionto use a single 5V DC power supply (V+), or this RDboard can be powered from any one of the eight VGA sources.
标签： multiplexer reference VGA
上传时间： 2013-11-09
上传用户：ANRAN
虚短和虚断的概念 由于运放的电压放大倍数很大，一般通用型运算放大器的开环电压放大倍数都在80 dB以上。而运放的输出电压是有限的，一般在 10 V～14 V。因此运放的差模输入电压不足1 mV，两输入端近似等电位，相当于 “短路”。开环电压放大倍数越大，两输入端的电位越接近相等。 “虚短”是指在分析运算放大器处于线性状态时，可把两输入端视为等电位，这一特性称为虚假短路，简称虚短。显然不能将两输入端真正短路。 由于运放的差模输入电阻很大，一般通用型运算放大器的输入电阻都在1MΩ以上。因此流入运放输入端的电流往往不足1uA，远小于输入端外电路的电流。故 通常可把运放的两输入端视为开路，且输入电阻越大，两输入端越接近开路。“虚断”是指在分析运放处于线性状态时，可以把两输入端视为等效开路，这一特性 称为虚假开路，简称虚断。显然不能将两输入端真正断路。 在分析运放电路工作原理时，首先请各位暂时忘掉什么同向放大、反向放大，什么加法器、减法器，什么差动输入……暂时忘掉那些输入输出关系的公式……这些东东只会干扰你，让你更糊涂﹔也请各位暂时不要理会输入偏置电流、共模抑制比、失调电压等电路参数，这是设计者要考虑的事情。我们理解的就是理想放大器(其实在维修中和大多数设计过程中，把实际放大器当做理想放大器来分析也不会有问题)。
上传时间： 2013-11-04
上传用户：181992417
要想获得最低的失调和漂移性能，斩波稳定(自稳零)放大器可能是唯一的解决方案。最好的双极性放大器的失调电压为25 V，漂移为0.1 V/ºC。斩波放大器尽管存在一些不利影响，但可提供低于5 V的失调电压，而且不会出现明显的失调漂移，
上传时间： 2013-12-25
上传用户：z754970244
这个还比较详细
上传时间： 2013-10-15
上传用户：z1191176801
当你认为你已经掌握了PCB 走线的特征阻抗Z0，紧接着一份数据手册告诉你去设计一个特定的差分阻抗。令事情变得更困难的是，它说：“……因为两根走线之间的耦合可以降低有效阻抗，使用50Ω的设计规则来得到一个大约80Ω的差分阻抗！”这的确让人感到困惑！这篇文章向你展示什么是差分阻抗。除此之外，还讨论了为什么是这样，并且向你展示如何正确地计算它。 单线：图1(a)演示了一个典型的单根走线。其特征阻抗是Z0，其上流经的电流为i。沿线任意一点的电压为V=Z0*i（ 根据欧姆定律）。一般情况，线对：图1(b)演示了一对走线。线1 具有特征阻抗Z11，与上文中Z0 一致，电流i1。线2具有类似的定义。当我们将线2 向线1 靠近时，线2 上的电流开始以比例常数k 耦合到线1 上。类似地，线1 的电流i1 开始以同样的比例常数耦合到线2 上。每根走线上任意一点的电压，还是根据欧姆定律，
标签： 差分阻抗
上传时间： 2013-10-20
上传用户：lwwhust
PCB设计问题集锦 问：PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时，情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误。 答：可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。 问： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：这是有关制造方面的一个检查，您没有相关设定，所以可以不检查。 问： 怎样导出jop文件？答：应该是JOB文件吧？低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件，方法如下STEP：FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下选Current比较好/点击OK/完成然后在低版本的powerPCB与PADS产品中Import保存的ASC文件，再保存为JOB文件。 问： 怎样导入reu文件？答：在ECO与Design 工具盒中都可以进行，分别打开ECO与Design 工具盒，点击右边第2个图标就可以。 问： 为什么我在pad stacks中再设一个via:1(如附件）和默认的standardvi(如附件）在布线时V选择1，怎么布线时按add via不能添加进去这是怎么回事，因为有时要使用两种不同的过孔。答：PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件，如电源类只能用Standard VIA等等，这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。 问：为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?答：首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据. 问：我用ctrl+c复制线时怎设置原点进行复制，ctrl+v粘帖时总是以最下面一点和最左边那一点为原点 答： 复制布线时与上面的MOVE MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍. 问：用(图4)进行修改线时拉起时怎总是往左边拉起(图5)，不知有什么办法可以轻易想拉起左就左，右就右。答： 具体条件不明,请检查一下您的DESIGN GRID,是否太大了. 问： 好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起，而你教程里都会好好的(图8)答：这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。 问： 尊敬的老师:您好！这个图已经画好了，但我只对（如图1）一种的完全间距进行检查，怎么错误就那么多，不知怎么改进。请老师指点。这个图在附件中请老师帮看一下，如果还有什么问题请指出来，本人在改进。谢！！！！！答：请注意您的DRC SETUP窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程. 问： U101元件已建好，但元件框的拐角处不知是否正确，请帮忙CHECK 答：元件框等可以通过修改编辑来完成。问： U102和U103元件没建完全，在自动建元件参数中有几个不明白：如：SOIC--》silk screen栏下spacing from pin与outdent from first pin对应U102和U103元件应写什么数值，还有这两个元件SILK怎么自动设置，以及SILK内有个圆圈怎么才能画得与该元件参数一致。 答：Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin是第一PIN与SILK端点间的距离.请根据元件资料自己计算。
上传时间： 2013-10-07
上传用户：comer1123
