搜索：鉴相 - 虫虫下载站

教程资料  verilog编写基于fpga的鉴相器模块

verilog编写基于fpga的鉴相器模块

https://www.eeworm.com/dl/fpga/doc/18078.html

下载: 152

查看: 2444

模拟电子  相敏检波电路鉴相特性的仿真研究

分析了调幅信号和载波信号之间的相位差与调制信号的极性的对应关系,得出了相敏检波电路输出电压的极性与调制信号的极性有对应关系的结论。为了验证相敏检波电路的这一特性,给出3 个电路方案,分别选用理想元件和实际元件,采用Multisim 对其进行仿真实验,直观形象地演示了相敏检波电路的鉴相特性,是传统的实际操作实验所不可 ...

https://www.eeworm.com/dl/571/21390.html

下载: 25

查看: 1153

单片机编程  基于单片机的旋转编码器鉴相方法

摘要! 就如何使用单片机对旋转增量编码器鉴相进行了研究! 给出了常用的鉴相算法以及识别"毛刺#的方法!并通过在!AVR单片机上编程验证了所给出的鉴相方法$ 更多编码器知识请访问http://www.elecfans.com/zhuanti/20111111242149.html &nbsp; ...

https://www.eeworm.com/dl/502/29081.html

下载: 27

查看: 1088

教程资料  编码器倍频、鉴相电路在FPGA中的实现

编码器倍频、鉴相电路在FPGA中的实现

https://www.eeworm.com/dl/fpga/doc/32096.html

下载: 176

查看: 1111

可编程逻辑  编码器倍频、鉴相电路在FPGA中的实现

编码器倍频、鉴相电路在FPGA中的实现

https://www.eeworm.com/dl/kbcluoji/38800.html

下载: 63

查看: 1057

VHDL/FPGA/Verilog 数字边沿鉴相器 verilog源程序

数字边沿鉴相器 verilog源程序

https://www.eeworm.com/dl/663/200835.html

下载: 149

查看: 1207

其他  用数值计算方法研究三阶锁相环的非线性性能及其改善途径.建立具有正弦鉴相特性的三阶锁相环的动态非线性微分方程 ,通过编制数值解程序 ,求出不同条件下的相轨迹和时间响应图 ,分析了电路参数和初始条

用数值计算方法研究三阶锁相环的非线性性能及其改善途径.建立具有正弦鉴相特性的三阶锁相环的动态非线性微分方程 ,通过编制数值解程序 ,求出不同条件下的相轨迹和时间响应图 ,分析了电路参数和初始条件对三阶锁相环非线性性能的影响 ,并提出改善非线性性能的途径. ...

https://www.eeworm.com/dl/534/208970.html

下载: 68

查看: 1088

VHDL/FPGA/Verilog 实现两路数字信号的鉴相功能

实现两路数字信号的鉴相功能，最后通过静态LED显示出来，该程序通过硬件的测试

https://www.eeworm.com/dl/663/228578.html

下载: 53

查看: 1047

RFID编程  DPLL由鉴相器模K加减计数器脉冲加减电路同步建立侦察电路模N分频器构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K

DPLL由鉴相器模K加减计数器脉冲加减电路同步建立侦察电路模N分频器构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. ...

https://www.eeworm.com/dl/697/248673.html

下载: 199

查看: 1343

VHDL/FPGA/Verilog verilog编写基于fpga的鉴相器模块

verilog编写基于fpga的鉴相器模块

https://www.eeworm.com/dl/663/330800.html

下载: 206

查看: 1232

搜索结果

按分类筛选