高速FIFO
高速FIFO,verilog设计。速度高达130Mhz...
高速FIFO,verilog设计。速度高达130Mhz...
fifo程序,供大家参考参考,给点意见,初次编写...
FIFO级联,利用verilog语言实现Xilinx FIFO18单元的多个级联,增大FIFO深度。...
FIFO程序,适用FPGA仿真的代码,有一定的价值...
异步FIFO是一种先进先出的电路,使用在需要产时数据接口的部分,用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中,由于时钟之间周期和相位完全独立,因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。本设计介绍解决这一问题的一种方法。本设计采用VHDL语言的形...