PDF文档
按照音符来设定频率和8253定时/计数器的延时时间。8253的CLK0接1MHz时钟
按照音符来设定频率和8253定时/计数器的延时时间。8253的CLK0接1MHz时钟，GATE0接＋5V，OUT0接8255的PA0,J1接喇叭，编程使计算机的数字键1、2、3、4、5、6、7作为电子琴按键，按下即发出相应的音阶。 要求：...
CLK
探索CLK时钟信号技术的精髓，掌握数字电路设计的关键。CLK作为电子系统中不可或缺的时间基准，广泛应用于微处理器、FPGA及各类同步逻辑电路中。通过深入学习CLK相关资源（共176个），您将能够更好地理解时序分析、频率合成等核心概念，并在实际项目中实现高效稳定的时钟管理方案。无论是初学者还是资深工程...
共 39 份资源
CLK 热门资料
PDF文档
嵌入式软件构件：TMR计时器管理、CLK实时时钟、KEY键盘扫描、LED数码显示、LCD显示、COMM串口通信
嵌入式软件构件：TMR计时器管理、CLK实时时钟、KEY键盘扫描、LED数码显示、LCD显示、COMM串口通信...
PDF文档
VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效
VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效，清零端为clrn,进位输出为co。...
PDF文档
本程序针对74x164的LED显示驱动程序 2.I/O脚使用 io_74x164clk // 串行通信时钟
本程序针对74x164的LED显示驱动程序 2.I/O脚使用 io_74x164clk // 串行通信时钟，上升沿有效 (该属于本人转载的) io_74x164data // 串行数据，单向通信...
PDF文档
sbit DS1302_CLK = P3^4 //实时时钟时钟线引脚 sbit DS1302_IO = P3^3 //实时时钟数据线引
sbit DS1302_CLK = P3^4 //实时时钟时钟线引脚 sbit DS1302_IO = P3^3 //实时时钟数据线引脚 sbit DS1302_RST...
PDF文档
msp430f169 clk操作 430单片机有丰富的外围模块其中时钟可以有多种选择可以令单片机能在各种速度下运行
msp430f169 clk操作 430单片机有丰富的外围模块其中时钟可以有多种选择可以令单片机能在各种速度下运行...
PDF文档
使用1602液晶显示和PS/2键盘 Keyboard接线:PS/2--------51 1 DATA------P3.4 3 GND VCC CLK-------P3.3 接在51的外部中断
使用1602液晶显示和PS/2键盘 Keyboard接线:PS/2--------51 1 DATA------P3.4 3 GND VCC CLK-------P3.3 接在51的外部中断，触发方式为低电平...
PDF文档
SJ 20084-1992 有可靠性指标的CLK233型(非金属壳)金属化聚酯膜介质直流固定电容器详细规范.pdf
资料->【B】电子技术->【B6】品质管理->【1】标准规范（国标、行标、安规、规范）->【行标】->SJ->SJ 20084-1992 有可靠性指标的CLK233型(非金属壳)金属化聚酯膜介质直流固定电容器详细规范.pdf...
PDF文档
51单片机系统中运用电脑上的大键盘！ Keyboard接线 PS/2--------51 1 DATA------P3.4 3 GND 4 VCC 5 CLK-------P3.3 接在51的外部中断
51单片机系统中运用电脑上的大键盘！ Keyboard接线 PS/2--------51 1 DATA------P3.4 3 GND 4 VCC 5 CLK-------P3.3 接在51的外部中断，触发方式为低电平 AT89x51使用1...
PDF文档
用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波
用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效 三、输入信号说明： 输入数...