虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

BLUE-ray

  • 基于NE555设计的声音传感器模块ALTIUM硬件原理图+PCB文件

    基于NE555设计的声音传感器模块ALTIUM硬件原理图+PCB文件,2层板设计,大小为29x30mm,Altium Designer 设计的工程文件,包括原理图及PCB文件,可以用Altium(AD)软件打开或修改,可作为你的产品设计的参考。主要器件型号列表如下:Library Component Count : 8Name                Description----------------------------------------------------------------------------------------------------2N3904              NPN General Purpose AmplifierCap                 CapacitorComponent_1_1       Header 3H           Header, 3-Pin, Right AngleLED3                Typical BLUE SiC LEDMKF                 麦克风Res                 电阻Res2                Resistor

    标签: ne555 声音传感器

    上传时间: 2021-11-17

    上传用户:

  • BTS7960大功率直流电机驱动板ALTIUM设计硬件原理图+PCB文件 2层板设计 大小为66 7

    BTS7960大功率直流电机驱动板ALTIUM设计硬件原理图+PCB文件,2层板设计,大小为66*76mm, 包括完整的原理图和PCB工程文件,可以做为你的设计参考。主要器件如下:Library Component Count : 13Name                Description----------------------------------------------------------------------------------------------------CPDR                瓷片电容Component_1_1       DG                  电感DJDR                电解电容Header 2            Header, 2-PinLED                 发光二极管LED3                Typical BLUE SiC LEDLM2576HVT-3.3       Simple Switcher 3A Step Down Voltage RegulatorPZ_2                排针——2RES2                Res                 电阻TLP521-1WY2JG               稳压二级管

    标签: bts7960 大功率 直流电机驱动

    上传时间: 2021-11-21

    上传用户:

  • FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartu

    FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input                       clk, input                       rst_n, output                      cmos_scl,          //cmos i2c clock inout                       cmos_sda,          //cmos i2c data input                       cmos_vsync,        //cmos vsync input                       cmos_href,         //cmos hsync refrence,data valid input                       cmos_pclk,         //cmos pxiel clock output                      cmos_xclk,         //cmos externl clock input   [7:0]               cmos_db,           //cmos data output                      cmos_rst_n,        //cmos reset output                      cmos_pwdn,         //cmos power down output                      vga_out_hs,        //vga horizontal synchronization output                      vga_out_vs,        //vga vertical synchronization output[4:0]                 vga_out_r,         //vga red output[5:0]                 vga_out_g,         //vga green output[4:0]                 vga_out_b,         //vga blue output                      sdram_clk,         //sdram clock output                      sdram_cke,         //sdram clock enable output                      sdram_cs_n,        //sdram chip select output                      sdram_we_n,        //sdram write enable output                      sdram_cas_n,       //sdram column address strobe output                      sdram_ras_n,       //sdram row address strobe output[1:0]                 sdram_dqm,         //sdram data enable output[1:0]                 sdram_ba,          //sdram bank address output[12:0]                sdram_addr,        //sdram address inout[15:0]                 sdram_dq           //sdram data);

    标签: fpga ov5640 摄像头

    上传时间: 2021-12-18

    上传用户:

  • 基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明

    基于FPGA设计的字符VGA  LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中,再从ROM 中把转换后的数据读取出来显示到 VGA 上,FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input                       clk, input                       rst_n, //vga output         output                      vga_out_hs, //vga horizontal synchronization          output                      vga_out_vs, //vga vertical synchronization                   output[4:0]                 vga_out_r,  //vga red output[5:0]                 vga_out_g,  //vga green output[4:0]                 vga_out_b   //vga blue );wire                            video_clk;wire                            video_hs;wire                            video_vs;wire                            video_de;wire[7:0]                       video_r;wire[7:0]                       video_g;wire[7:0]                       video_b;wire                            osd_hs;wire                            osd_vs;wire                            osd_de;wire[7:0]                       osd_r;wire[7:0]                       osd_g;wire[7:0]                       osd_b;assign vga_out_hs = osd_hs;assign vga_out_vs = osd_vs;assign vga_out_r  = osd_r[7:3]; //discard low bit dataassign vga_out_g  = osd_g[7:2]; //discard low bit dataassign vga_out_b  = osd_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0                (clk                        ), .c0                    (video_clk                  ));color_bar color_bar_m0( .clk                   (video_clk                  ), .rst                   (~rst_n                     ), .hs                    (video_hs                   ), .vs                    (video_vs                   ), .de                    (video_de                   ), .rgb_r                 (video_r                    ), .rgb_g                 (video_g                    ), .rgb_b                 (video_b                    ));osd_display  osd_display_m0( .rst_n                 (rst_n                      ), .pclk                  (video_clk                  ), .i_hs                  (video_hs                   ), .i_vs                  (video_vs                   ), .i_de                  (video_de                   ), .i_data                ({video_r,video_g,video_b}  ), .o_hs                  (osd_hs                     ), .o_vs                  (osd_vs                     ), .o_de                  (osd_de                     ), .o_data                ({osd_r,osd_g,osd_b}        ));endmodule

    标签: fpga vga lcd

    上传时间: 2021-12-18

    上传用户:

  • 基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明 FPGA

    基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input                       clk, input                       rst_n, //vga output         output                      vga_out_hs, //vga horizontal synchronization          output                      vga_out_vs, //vga vertical synchronization                   output[4:0]                 vga_out_r,  //vga red output[5:0]                 vga_out_g,  //vga green output[4:0]                 vga_out_b   //vga blue );wire                            video_clk;wire                            video_hs;wire                            video_vs;wire                            video_de;wire[7:0]                       video_r;wire[7:0]                       video_g;wire[7:0]                       video_b;assign vga_out_hs = video_hs;assign vga_out_vs = video_vs;assign vga_out_r  = video_r[7:3]; //discard low bit dataassign vga_out_g  = video_g[7:2]; //discard low bit dataassign vga_out_b  = video_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0(clk), .c0(video_clk));color_bar color_bar_m0( .clk(video_clk), .rst(~rst_n), .hs(video_hs), .vs(video_vs), .de(video_de), .rgb_r(video_r), .rgb_g(video_g), .rgb_b(video_b));endmodule

    标签: fpga vga显示 verilog quartus

    上传时间: 2021-12-19

    上传用户:kingwide

  • IGBT失效分析技术

    近年来,对器件的失效分析已经成为电力电子领域中一个研究热点。本论文基于现代电力电子装置中应用最广的IGBT器件,利用静态测试仪3716,SEM(Scanning Electrom Microscope,扫描电子显微镜)、EDX(Energy Dispersive X-Ray Spectroscopy、能量色散x射线光谱仪)、FIB(Focused lon beam,聚焦高子束)切割、TEM(Thermal Emmision Microscope,高精度热成像分析仪)等多种分析手段对模块应用当中失效的1GBT芯片进行电特性分析、芯片解剖并完成失效分析,并基于相应的失效模式提出了封装改进方案。1,对于栅极失效的情况,本论文先经过电特性测试完成预分析,并利用THEMOS分析出栅极漏电流通路,找到最小点并进行失效原因分析,针对相应原因提出改进方案。2,针对开通与关断瞬态过电流失效,采用研磨、划片等手段进行芯片的解剖。并用SEM与EDX对芯片损伤程度进行评估分析,以文献为参考进行失效原因分析,利用saber仿真进行失效原因验证。3,针对通态过电流失效模式,采用解剖分析来评估损伤情况,探究失效原因,并采用电感钳位电路进行实验验证。4,针对过电压失效模式,采用芯片解剖方式来分析失效点以及失效情况,基于文献归纳并总结出传统失效原因,并通过大量实验得出基于封装的失效原因,最后采用saber仿真加以验证。

    标签: igbt

    上传时间: 2022-06-21

    上传用户:1208020161

  • 博通BCM43438KUBG正基同款AP6212sdio工业级wifi模块

    1. General Description BL-M3362NS1 product is designed base on Broadcom BCM43362 chipset. It operates at 2.4GHz band and supports IEEE802.11b/g/n 1T1Rwith wireless data rate up to 72.2Mbps. It supports IEEE802.11isafety protocol, along with IEEE802.11e standard service quality. It supports standard interfaces SDIOV2.0(50 MHz,4-bit and1-bit) and generic SPI(up to 50 MHz), Integrated ARM Cortex?-M3 CPUwith on-chip memory enables running IEEE802.11 firmware that can be field-upgraded with future features.2. The range of applying Imaging platforms(printers, digital still cameras, digital picture frames)Consumer electronic devices(DTV, DVDplayers, Blu-ray players. etc.)Gaming platforms Carinformation MiFi/Mobile Routes Smart PAD Set-TopBoxes

    标签: wifi

    上传时间: 2022-07-04

    上传用户:

  • ZEMAX入门教学实例

    1-1单透镜这个例子是学习如何在ZEMAX里键入资料,包括设置系统孔径(System Aperture)、透镜单位(Lens Units)、以及波长范围(Wavelength Range),并且进行优化。你也将使用到光线扇形图(Ray Fan Plots)、弥散斑(Spot Diagrams)以及其它的分析工具来评估系统性能。这例子是一个焦距100mm、F/4的单透镜镜头,材料为BK7,并且使用轴上(On-Axis)的可见光进行分析。首先在运行系统中开启ZEMAX,默认的编辑视窗为透镜资料编辑器(Lens Data Editor,LDE),在LDE可键入大多数的透镜参数,这些设置的参数包括:·表面类型(Surf:Type)如标准球面、非球面、衍射光栅..等·曲率半径(Radius of Curvature)·表面厚度(Thickness):与下一个表面之间的距离·材料类型(Glass)如玻璃、空气、塑胶.…等:与下一个表面之间的材料

    标签: zemax

    上传时间: 2022-07-27

    上传用户: